JPH06343044A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH06343044A JPH06343044A JP5130429A JP13042993A JPH06343044A JP H06343044 A JPH06343044 A JP H06343044A JP 5130429 A JP5130429 A JP 5130429A JP 13042993 A JP13042993 A JP 13042993A JP H06343044 A JPH06343044 A JP H06343044A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 差動入力電圧ＶIH−ＶILを正確に基準抵抗列
の両端に印加する。 【構成】 エミッタホロワ回路２８は、入力端子９がベ
ースに接続されるエミッタホロワ用のトランジスタ２
と、入力端子８がベースに接続されるエミッタホロワ用
の第２のトランジスタ４とのエミッタ出力間に、抵抗３
ａ〜３ｄの直列回路を接続している。電流検出回路２９
は、トランジスタ２，４の各エミッタの出力電位に応じ
た検出電流を発生するとともに電流値の大きい第１の検
出電流から電流値の小さい第２の検出電流を差し引いた
検出出力電流を発生する。電流補償回路３０は、その検
出出力電流を元に、正極性の補償電流と負極性の補償電
流とを生成し、抵抗３ａ〜３ｄの直列回路の両端に正負
の補償電流を与える。これにより、トランジスタ２およ
びトランジスタ４の動作電流が差動入力電圧の影響を受
けないようになり、精度の良い基準電圧の分割ができ
る。
の両端に印加する。 【構成】 エミッタホロワ回路２８は、入力端子９がベ
ースに接続されるエミッタホロワ用のトランジスタ２
と、入力端子８がベースに接続されるエミッタホロワ用
の第２のトランジスタ４とのエミッタ出力間に、抵抗３
ａ〜３ｄの直列回路を接続している。電流検出回路２９
は、トランジスタ２，４の各エミッタの出力電位に応じ
た検出電流を発生するとともに電流値の大きい第１の検
出電流から電流値の小さい第２の検出電流を差し引いた
検出出力電流を発生する。電流補償回路３０は、その検
出出力電流を元に、正極性の補償電流と負極性の補償電
流とを生成し、抵抗３ａ〜３ｄの直列回路の両端に正負
の補償電流を与える。これにより、トランジスタ２およ
びトランジスタ４の動作電流が差動入力電圧の影響を受
けないようになり、精度の良い基準電圧の分割ができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、直並列型Ａ／Ｄコン
バータの基準電圧発生回路に関するものである。
バータの基準電圧発生回路に関するものである。
【０００２】
【従来の技術】近年、Ａ／Ｄコンバータは、従来全並列
型のＡ／Ｄコンバータが主流であったが、消費電力を低
減することやチップサイズを低減するために、直並列型
のＡ／Ｄコンバータが主流に変わってきた。そして、ア
ナログ信号をディジタル信号に変換する際に、基準電圧
に対するアナログ信号の入力の手段が問題となり、様々
な方法が提案されている。
型のＡ／Ｄコンバータが主流であったが、消費電力を低
減することやチップサイズを低減するために、直並列型
のＡ／Ｄコンバータが主流に変わってきた。そして、ア
ナログ信号をディジタル信号に変換する際に、基準電圧
に対するアナログ信号の入力の手段が問題となり、様々
な方法が提案されている。
【０００３】以下に従来の基準電圧発生回路について説
明する。図２は、アナログ信号の入力手段である従来の
基準電圧発生回路の一例の回路図である。図において、
１は第１の定電位、２および４はトランジスタ、３ａ，
３ｂ，３ｃ，３ｄは抵抗値Ｒの抵抗、５および６は電流
値Ｉ0 の定電流源、７は第２の定電位、８は第２の入力
端子、９は第１の入力端子である。
明する。図２は、アナログ信号の入力手段である従来の
基準電圧発生回路の一例の回路図である。図において、
１は第１の定電位、２および４はトランジスタ、３ａ，
３ｂ，３ｃ，３ｄは抵抗値Ｒの抵抗、５および６は電流
値Ｉ0 の定電流源、７は第２の定電位、８は第２の入力
端子、９は第１の入力端子である。
【０００４】そして、従来の基準電圧発生回路は、トラ
ンジスタ２および４はエミッタ回路の各々に電流源５お
よび６が接続されたエミッタホロワ用のトランジスタで
あり、そのエミッタ出力間に抵抗３ａ〜３ｄが直列接続
され、入力端子８と９間に差動の入力信号が入力される
構成である。このように構成された基準電圧発生回路に
ついて、以下その動作を説明する。まず、第１の入力端
子９に入力電圧ＶIHを入力し、第２の入力端子８にＶIH
より低い入力電圧ＶILを入力する。つぎに、基準抵抗３
ａの上端にはトランジスタ２のベース・エミッタ間電圧
をＶBE1 とするとＶIH−ＶBE1 なる電圧が印加され、基
準抵抗３ｄの下端にはトランジスタ４のベースエミッタ
間電圧をＶBE2 とするとＶIL−ＶBE2 なる電圧が印加さ
れる。よって基準抵抗列の両端にはＶIH−ＶILなる電圧
が印加されることになる。この印加電圧をもとにして最
終段の変換を行う。
ンジスタ２および４はエミッタ回路の各々に電流源５お
よび６が接続されたエミッタホロワ用のトランジスタで
あり、そのエミッタ出力間に抵抗３ａ〜３ｄが直列接続
され、入力端子８と９間に差動の入力信号が入力される
構成である。このように構成された基準電圧発生回路に
ついて、以下その動作を説明する。まず、第１の入力端
子９に入力電圧ＶIHを入力し、第２の入力端子８にＶIH
より低い入力電圧ＶILを入力する。つぎに、基準抵抗３
ａの上端にはトランジスタ２のベース・エミッタ間電圧
をＶBE1 とするとＶIH−ＶBE1 なる電圧が印加され、基
準抵抗３ｄの下端にはトランジスタ４のベースエミッタ
間電圧をＶBE2 とするとＶIL−ＶBE2 なる電圧が印加さ
れる。よって基準抵抗列の両端にはＶIH−ＶILなる電圧
が印加されることになる。この印加電圧をもとにして最
終段の変換を行う。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、基準抵抗列に（ＶIH−ＶIL）／４Ｒなる
基準電流Ｉｒが流れる。よって、トランジスタ２のエミ
ッタ電流ＩE1は、Ｉ0 ＋（ＶIH−ＶIL）／４Ｒとなる。
一方トランジスタ４のエミッタ電流ＩE2はＩ0 −（ＶIH
−ＶIL）／４Ｒとなる。この電流差によってＶBE1 とＶ
BE2 に差が発生し差動入力電圧ＶIH−ＶILが正確に基準
抵抗列の両端に印加されないという欠点を有していた。
来の構成では、基準抵抗列に（ＶIH−ＶIL）／４Ｒなる
基準電流Ｉｒが流れる。よって、トランジスタ２のエミ
ッタ電流ＩE1は、Ｉ0 ＋（ＶIH−ＶIL）／４Ｒとなる。
一方トランジスタ４のエミッタ電流ＩE2はＩ0 −（ＶIH
−ＶIL）／４Ｒとなる。この電流差によってＶBE1 とＶ
BE2 に差が発生し差動入力電圧ＶIH−ＶILが正確に基準
抵抗列の両端に印加されないという欠点を有していた。
【０００６】この発明は上記従来の問題点を解決するも
ので、差動入力電圧ＶIH−ＶILを正確に基準抵抗列の両
端に印加することのできる基準電圧発生回路を提供する
ことを目的とする。
ので、差動入力電圧ＶIH−ＶILを正確に基準抵抗列の両
端に印加することのできる基準電圧発生回路を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】この発明の基準電圧発生
回路は、エミッタホロワ回路と電流検出回路と電流補償
回路とを備えている。エミッタホロワ回路は、第１の入
力端子がベースに接続されたエミッタホロワ用の第１の
トランジスタと、第２の入力端子がベースに接続された
エミッタホロワ用の第２のトランジスタと、第１，第２
のトランジスタのエミッタ間に直列接続された複数の抵
抗とからなる。
回路は、エミッタホロワ回路と電流検出回路と電流補償
回路とを備えている。エミッタホロワ回路は、第１の入
力端子がベースに接続されたエミッタホロワ用の第１の
トランジスタと、第２の入力端子がベースに接続された
エミッタホロワ用の第２のトランジスタと、第１，第２
のトランジスタのエミッタ間に直列接続された複数の抵
抗とからなる。
【０００８】電流検出回路は、第１，第２のトランジス
タの各エミッタに入力端が接続され、エミッタの各電位
に応じた検出電流を発生するとともに電流値の大きい第
１の検出電流から電流値の小さい第２の検出電流を差し
引いた検出出力電流を発生する。電流補償回路は、電流
検出回路の検出出力電流を入力とし、検出出力電流を正
極性と負極性の補償電流に変換して、正極性の補償電流
を第１のトランジスタのエミッタに供給し、かつ負極性
の補償電流を第２のトランジスタのエミッタに供給す
る。
タの各エミッタに入力端が接続され、エミッタの各電位
に応じた検出電流を発生するとともに電流値の大きい第
１の検出電流から電流値の小さい第２の検出電流を差し
引いた検出出力電流を発生する。電流補償回路は、電流
検出回路の検出出力電流を入力とし、検出出力電流を正
極性と負極性の補償電流に変換して、正極性の補償電流
を第１のトランジスタのエミッタに供給し、かつ負極性
の補償電流を第２のトランジスタのエミッタに供給す
る。
【０００９】
【作用】この発明の基準電圧発生回路は、上記の構成に
よって、高い入力インピーダンスを確保するとともに、
差動のエミッタ出力電位に応じた電流が電流検出回路で
検出され、その検出電流の電流値の正負が抵抗列の両端
に供給されるため、エミッタホロワ用の各トランジスタ
の動作電流が入力電圧の大きさの如何に関わらず一定に
なり、エミッタホロワ用トランジスタの入出力間の非線
形特性の影響が無くなり、差動入力電圧ＶIH−ＶILが基
準抵抗列の両端に正確に印加できる。
よって、高い入力インピーダンスを確保するとともに、
差動のエミッタ出力電位に応じた電流が電流検出回路で
検出され、その検出電流の電流値の正負が抵抗列の両端
に供給されるため、エミッタホロワ用の各トランジスタ
の動作電流が入力電圧の大きさの如何に関わらず一定に
なり、エミッタホロワ用トランジスタの入出力間の非線
形特性の影響が無くなり、差動入力電圧ＶIH−ＶILが基
準抵抗列の両端に正確に印加できる。
【００１０】
【実施例】以下この発明の一実施例について、図面を参
照しながら説明する。図１はこの発明の一実施例におけ
る２ビットの変換を行う場合の基準電圧発生回路の回路
図を示すものである。図１において、１は第１の定電
位、２は第１のＮＰＮトランジスタ、３ａ，３ｂ，３
ｃ，３ｄは抵抗値Ｒの基準抵抗、４は第２のＮＰＮトラ
ンジスタ、５は電流値Ｉ0 の第１の定電流回路、６は電
流値Ｉ0 の第２の定電流回路、７は第２の定電位、８は
第２の入力端子、９は第１の入力端子である。
照しながら説明する。図１はこの発明の一実施例におけ
る２ビットの変換を行う場合の基準電圧発生回路の回路
図を示すものである。図１において、１は第１の定電
位、２は第１のＮＰＮトランジスタ、３ａ，３ｂ，３
ｃ，３ｄは抵抗値Ｒの基準抵抗、４は第２のＮＰＮトラ
ンジスタ、５は電流値Ｉ0 の第１の定電流回路、６は電
流値Ｉ0 の第２の定電流回路、７は第２の定電位、８は
第２の入力端子、９は第１の入力端子である。
【００１１】１０は第１の抵抗、１１は第１のＰＮＰト
ランジスタ、１２は第３のＮＰＮトランジスタ、１３は
抵抗値４Ｒの第２の抵抗、１４は第３の抵抗、１５は第
２のＰＮＰトランジスタ、１６は第４のＮＰＮトランジ
スタ、１７は抵抗値４Ｒの第４の抵抗である。１８は第
５の抵抗、１９は第３のＰＮＰトランジスタ、２０は第
６のＮＰＮトランジスタ、２１は第９の抵抗、２２は第
６の抵抗、２３は第４のＰＮＰトランジスタ、２４は第
７の抵抗、２５は第５のＰＮＰトランジスタ、２６は第
５のＮＰＮトランジスタ、２７は第８の抵抗である。
ランジスタ、１２は第３のＮＰＮトランジスタ、１３は
抵抗値４Ｒの第２の抵抗、１４は第３の抵抗、１５は第
２のＰＮＰトランジスタ、１６は第４のＮＰＮトランジ
スタ、１７は抵抗値４Ｒの第４の抵抗である。１８は第
５の抵抗、１９は第３のＰＮＰトランジスタ、２０は第
６のＮＰＮトランジスタ、２１は第９の抵抗、２２は第
６の抵抗、２３は第４のＰＮＰトランジスタ、２４は第
７の抵抗、２５は第５のＰＮＰトランジスタ、２６は第
５のＮＰＮトランジスタ、２７は第８の抵抗である。
【００１２】２８はエミッタホロワ回路、２９は電流検
出回路、３０は電流補償回路である。以上のように構成
されたこの実施例の基準電圧発生回路について、以下そ
の動作を説明する。まず第１の入力端子９にＶIHなる入
力電圧が印加されると、トランジスタ１６のエミッタの
電位はＶIH−２ＶBEとなるので、トランジスタ１６のコ
レクタ電流ＩC16 は（ＶIH−２ＶBE）／４Ｒとなる。つ
ぎに、第２の入力端子８にＶILなる入力電圧が印加され
ると、トランジスタ１２のエミッタの電位はＶ IL−２Ｖ
BEとなるので、トランジスタ１２のコレクタ電流ＩC12
は（ＶIL−２Ｖ BE）／４Ｒとなる。
出回路、３０は電流補償回路である。以上のように構成
されたこの実施例の基準電圧発生回路について、以下そ
の動作を説明する。まず第１の入力端子９にＶIHなる入
力電圧が印加されると、トランジスタ１６のエミッタの
電位はＶIH−２ＶBEとなるので、トランジスタ１６のコ
レクタ電流ＩC16 は（ＶIH−２ＶBE）／４Ｒとなる。つ
ぎに、第２の入力端子８にＶILなる入力電圧が印加され
ると、トランジスタ１２のエミッタの電位はＶ IL−２Ｖ
BEとなるので、トランジスタ１２のコレクタ電流ＩC12
は（ＶIL−２Ｖ BE）／４Ｒとなる。
【００１３】つぎに、電流ＩC12 をトランジスタ１１，
トランジスタ１２，抵抗１４，トランジスタ１５によっ
て電流方向を逆にすることにより、電流ＩC16 との差電
流がトランジスタ１９のコレクタ電流ＩC19 となる。こ
の電流ＩC19 をトランジスタ２３と抵抗２２で電流方向
を逆にしてトランジスタ２のエミッタ端子に流入させる
ことにより、基準抵抗列に流出する電流を補償すること
が可能となる。
トランジスタ１２，抵抗１４，トランジスタ１５によっ
て電流方向を逆にすることにより、電流ＩC16 との差電
流がトランジスタ１９のコレクタ電流ＩC19 となる。こ
の電流ＩC19 をトランジスタ２３と抵抗２２で電流方向
を逆にしてトランジスタ２のエミッタ端子に流入させる
ことにより、基準抵抗列に流出する電流を補償すること
が可能となる。
【００１４】つぎに、電流ＩC19 をトランジスタ２５，
トランジスタ２６，トランジスタ２０，抵抗２４，抵抗
２７，抵抗２１によって電流方向を逆にしてトランジス
タ４のエミッタ端子から吹出すことにより、基準抵抗列
から流入する電流を補償することが可能となる。この電
流補償を行うことによって差動入力電圧ＶIH−ＶILを正
確に基準抵抗列の両端に印加することができる。
トランジスタ２６，トランジスタ２０，抵抗２４，抵抗
２７，抵抗２１によって電流方向を逆にしてトランジス
タ４のエミッタ端子から吹出すことにより、基準抵抗列
から流入する電流を補償することが可能となる。この電
流補償を行うことによって差動入力電圧ＶIH−ＶILを正
確に基準抵抗列の両端に印加することができる。
【００１５】以上のように、この実施例によれば、基準
抵抗列を流れる電流を補償することにより、差動入力電
圧ＶIH−ＶILを正確に基準抵抗列の両端に印加すること
ができる。なお、この実施例では、基準抵抗列を流れる
電流の補償を行う回路にＰＮＰトランジスタとＮＰＮト
ランジスタと抵抗を用いたが、ＰチャンネルＭＯＳトラ
ンジスタとＮチャンネルＭＯＳトランジスタを用いても
同様の効果が得られるのは明白である。
抵抗列を流れる電流を補償することにより、差動入力電
圧ＶIH−ＶILを正確に基準抵抗列の両端に印加すること
ができる。なお、この実施例では、基準抵抗列を流れる
電流の補償を行う回路にＰＮＰトランジスタとＮＰＮト
ランジスタと抵抗を用いたが、ＰチャンネルＭＯＳトラ
ンジスタとＮチャンネルＭＯＳトランジスタを用いても
同様の効果が得られるのは明白である。
【００１６】
【発明の効果】この発明の基準電圧発生回路は、差動入
力信号を受けるエミッタホロワの入出力間の非線形特性
の影響を受けることなく、基準電圧を分圧する抵抗列の
両端に差動入力電圧ＶIH−ＶILを正確に印加することが
できるという格別の効果を奏する。
力信号を受けるエミッタホロワの入出力間の非線形特性
の影響を受けることなく、基準電圧を分圧する抵抗列の
両端に差動入力電圧ＶIH−ＶILを正確に印加することが
できるという格別の効果を奏する。
【図１】この発明の一実施例における基準電圧発生回路
の回路図である。
の回路図である。
【図２】従来の基準電圧発生回路の回路図である。
１ 第１の定電位 ２，４ エミッタホロワ用のトランジスタ ３ａ〜３ｂ 抵抗値Ｒの基準抵抗 ５，６ 電流値Ｉ0 の定電流源 ７ 第２の定電位 ８ 第２の入力端子 ９ 第１の入力端子 １０，１４，１８，２１，２２，２４，２７ 抵抗 １１，１５，１９，２３，２５ ＰＮＰトランジスタ １２，１６ 電流検出用のトランジスタ １３，１７ 抵抗値４Ｒの抵抗 ２０，２６ ＮＰＮトランジスタ ２８ エミッタホロワ回路 ２９ 電流検出回路 ３０ 電流補償回路
Claims (2)
- 【請求項１】 第１の入力端子がベースに接続されたエ
ミッタホロワ用の第１のトランジスタと、第２の入力端
子がベースに接続されたエミッタホロワ用の第２のトラ
ンジスタと、前記第１，第２のトランジスタのエミッタ
間に直列接続された複数の抵抗とからなるエミッタホロ
ワ回路と、 前記第１，第２のトランジスタの各エミッタに入力端が
接続され、前記エミッタの各電位に応じた検出電流を発
生するとともに電流値の大きい第１の検出電流から電流
値の小さい第２の検出電流を差し引いた検出出力電流を
発生する電流検出回路と、 前記検出出力電流を入力とし、前記検出出力電流を正極
性と負極性の補償電流に変換して、前記正極性の補償電
流を前記第１のトランジスタのエミッタに供給し、かつ
前記負極性の補償電流を前記第２のトランジスタのエミ
ッタに供給する電流補償回路とを備えた基準電圧発生回
路。 - 【請求項２】 電流検出回路は、第１のトランジスタの
エミッタがベースに接続された第３のトランジスタのエ
ミッタに第１の抵抗の一端が接続され、第２のトランジ
スタのエミッタがベースに接続された第４のトランジス
タのエミッタに第２の抵抗の一端が接続され、前記第
１，第２の抵抗の他端が共通接続され、かつ、前記第４
のトランジスタのコレクタ電流をミラー反転した電流と
前記第３のトランジスタのコレクタ電流を加算して検出
出力電流としてを出力する構成であることを特徴とする
請求項１記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130429A JPH06343044A (ja) | 1993-06-01 | 1993-06-01 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130429A JPH06343044A (ja) | 1993-06-01 | 1993-06-01 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06343044A true JPH06343044A (ja) | 1994-12-13 |
Family
ID=15034033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5130429A Pending JPH06343044A (ja) | 1993-06-01 | 1993-06-01 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06343044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715238A3 (en) * | 1994-12-01 | 1997-07-30 | Texas Instruments Inc | Circuit and method for regulating a voltage |
| US6724234B1 (en) * | 1999-09-17 | 2004-04-20 | Nortel Networks Limited | Signal-level compensation for communications circuits |
-
1993
- 1993-06-01 JP JP5130429A patent/JPH06343044A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0715238A3 (en) * | 1994-12-01 | 1997-07-30 | Texas Instruments Inc | Circuit and method for regulating a voltage |
| US6724234B1 (en) * | 1999-09-17 | 2004-04-20 | Nortel Networks Limited | Signal-level compensation for communications circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690905B2 (ja) | 直並列形ａｄ変換器 | |
| US5719578A (en) | Folding amplifier for the construction of an A/D converter | |
| JPH05252035A (ja) | 差動増幅器，比較器およびａ／ｄ変換器 | |
| JPH0754910B2 (ja) | Ａｄ変換器 | |
| JP2787641B2 (ja) | 差動減算器回路およびａ／ｄ変換器 | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JPH0856129A (ja) | 電圧／電流変換回路 | |
| JPH06343044A (ja) | 基準電圧発生回路 | |
| JPS646633B2 (ja) | ||
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JPH05344735A (ja) | 全波整流回路 | |
| JP2956119B2 (ja) | 並列型ａ／ｄ変換器 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP5239408B2 (ja) | 電流方式ローパスフィルタ | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JP3288755B2 (ja) | 整流回路 | |
| SU1012421A1 (ru) | Электрометрический усилитель | |
| JPH0433162B2 (ja) | ||
| JPH01272232A (ja) | 並列型ａｄコンバータの入力回路 | |
| JPH06275093A (ja) | サンプルホールド装置 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 |