JPH063471Y2 - マイクロコンピュ−タ - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ＣＰＵあるいは周辺回路等を１つのチップ上
に集積したマイクロコンピュータに関し、特に周辺回路
としてカウンタ回路を内蔵したマイクロコンピュータに
関する。

〔従来の技術〕

カウンタ回路を内蔵したマイクロコンピュータは通常、
内部システム・クロックの分周パルスや外部端子からの
カウントパルス（以後、イベントパルスと称する）等の
うちからそれらの１つを選択するパルス選択回路を有
し、この選択回路によって選択されたパルスをカウンタ
回路のカウントパルスとしている。

ところで、前記イベントパルスがカウントパルスの場
合、アプリケーションによってはパルスのカウントを立
上りエッジで行なったりあるいは立下がりエッジで行な
ったりする必要が生ずるが、この場合マイクロコンピュ
ータ制御ソフトウエアにはこのための切換機能を要する
ことになる。

しかしながら、従来のこの種のマイクロコンピュータは
前述した切換機能を有しておらず、このためマイクロコ
ンピュータ外部に特別の切換回路を設ける必要があっ
た。

第２図は、このような切換回路を備えたマイクロコンピ
ュータの従来例の回路図である。イベントパルスが入力
される外部装置接続端子ＰＩとマイクロコンピュータＡ
との間にはナンド回路2b,2c,2dおよびインバータ回路2
a,2eからなり、マイクロコンピュータＡの出力端子POか
ら出力される制御信号により切換えられるイベントパル
スエッジ切換回路２が設けられている。マイクロコンピ
ュータには不図示のカウンタ回路が設けられている。イ
ベントパルスの立上がりエッジでパルスカウントを行な
う場合には出力端子POから出力される制御信号は論理
"0"で、ナンド回路2dからはイベントパルスと同相のパ
ルスがマイクロコンピュータＡの入力端子PEに出力さ
れ、イベントパルスの立下りエッジでパルスカウントを
行なう場合にはイベントパルスと逆相のパルスがナンド
回路2dから入力端子PEに出力される。

このように従来のマイクロコンピュータは、イベントパ
ルスをイベントパルスの立上がりエッジで行なうか立下
がりエッジで行なうかの切換をコンピュータ外部に特別
のイベントエッジ切換回路を設けて行なっており、この
ように外付けの切換回路を要すると共にこれに伴ってコ
ンピュータ汎用端子の使用効率が悪くなり、さらにプリ
ント基板上のパターン・レイアウトに悪影響が及ぼされ
るという問題点があった。

〔考案が解決しようとする問題点〕

上述したように従来のカウンタ回路を内蔵したマイクロ
コンピュータは、イベントパルスのエッジを切換えるた
めに特別の外付け回路を要するという問題点があった。

本考案の目的は、上述のイベントパルスエッジの切換回
路をマイクロコンピュータ内に内蔵することにより、従
来必要とされた前記外付け回路を不要にし、これに伴な
ってコンピュータ汎用端子の使用を不要にすると同時
に、さらにプリント基板上のパターン・レイアウトを向
上するようにしたマイクロコンピュータを提供すること
にある。

〔問題点を解決するための手段〕

本考案によるマイクロコンピュータは、単一の半導体チ
ップ上に、ＣＰＵ、外部からのカウントパルスが供給さ
れるカウントパルス入力端子、この端子に接続され前記
ＣＰＵのプログラム処理にもとづく制御信号のレベルに
応じて前記カウントパルスと同相のパルスか又は逆相の
パルスを出力端に出力する切換回路、ならびに前記切換
回路からの出力パルスをカウントするカウンタ回路を備
え、前記切換回路は、前記カウントパルスと同相のパル
スを出力する第１の回路と、前記カウントパルスと逆相
のパルスを出力する第２の回路と、前記第１の回路と前
記出力端との間に接続され前記制御信号が第１のレベル
のときに導通する第１のトランスファゲートと、前記第
２の回路と前記出力端との間に接続され前記制御信号が
第２のレベルのとき導通する第２のトランスファゲート
とを有している。

〔実施例〕

本考案の実施例について図面を参照しながら説明する。

第１図は本考案によるマイクロコンピュータの一実施例
の要部回路図である。

本実施例のマイクロコンピュータは、パルスカウント
を，入力端子PEから入力されたイベントパルスの立上が
りエッジで行なうかまたは立下がりエッジで行なうかの
切換をマイクロコンピュータ制御ソフトウエアにより制
御される制御信号CSにより行なうイベントパルスエッジ
切換回路１と、このイベントパルスエッジ切換回路１か
ら出力されたイベントパルス1fとシステムクロック分周
信号1g,1hを入力し、いずれか１つをカウントパルスCP
として不図示のカウンタ回路に出力するカウントパルス
選択回路３を内蔵している。

イベントパルスエッジ切換回路１は、入力端子PEから入
力されたイベントパルスを波形整形するとともに反転す
るインバータ回路1aと、このインバータ回路1aの出力を
反転してイベントパルスと同相のパルスを出力するイン
バータ回路1b、制御信号CSを反転するインバータ回路1
c、制御信号CSによってオンオフ制御されるトランスフ
ァ回路1e、インバータ回路1cから出力された制御信号CS
によってオンオフ制御されるトランスファ回路１ｄから
なる。

以上の構成からなるイベントパルスエッジ切換回路１に
おいて、制御信号CSを論理“１”にすると、トランスフ
ァ回路1eがオンし、トランスファ回路1dはオフするの
で、インバータ回路1aによって反転されたイベントパル
スがイベント信号1fとしてカウントパルス選択回路３に
出力される。一方、制御信号CSを論理“０”にすると、
逆にトランスファ回路1eがオフし、トランスファ回路1d
はオンするので、インバータ回路1bの出力、つまり入力
端子PEに入力されたイベントパルスがそのままイベント
信号1fとしてカウンタパルス選択回路３に出力される。
すなわち、イベントパルスの立上がりエッジでカウント
動作を行なう場合には制御信号CSを論理“０”に、立下
がりエッジでカウント動作を行なう場合には制御信号CS
を論理“１”にすればよい。

なお、上述した実施例においてインバータ回路1aをバッ
ファ回路に変更しても差支えないことは勿論で、この場
合バッファ回路の出力がカウントパルスと同相のパルス
となりインバータ回路1bの出力がカウントパルスと逆相
のパルスとなる。

〔考案の効果〕

以上説明したように、本考案によるカウンタ回路を内蔵
したマイクロコンピュータによれば、イベントパルスの
立上がりと立下がりのエッジを切換えるエッジ切換回路
をマイクロコンピュータ内部に内蔵することにより、エ
ッジの切換えをマイクロコンピュータ内のソフトウエア
で行なえるように構成したものであるから、従来必要と
された外付け回路やこのための制御用端子の使用を不要
とすることができると共に、さらに、プリント基板上の
パターン・レイアウトを向上することができる。

【図面の簡単な説明】 第１図は本考案によるイベントエッジ切換回路を内蔵し
たマイクロコンピュータの一実施例の回路図、第２図は
外付けイベントパルスエッジ切換回路を備えたマイクロ
コンピュータの従来例の回路図である。 １…イベントパルスエッジ切換回路 1a〜1c…インバータ回路 1d,1e…トランスファ回路、1f…イベント信号 1g,1h…システム・クロック分周パルス ３…カウントパルス選択回路 PE…イベントパルス入力端子 CP…カウントパルス CS…イベントパルス反転制御信号

フロントページの続き (56)参考文献 特開 昭58−10727（ＪＰ，Ａ) 実公 昭55−1059（ＪＰ，Ｙ２) 松本 吉彦 「トランジスタ技術別冊 “つくるシリーズ私だけのマイコン設計 ＆製作”」（昭和52年12月25日）ＣＱ出版 Ｐ93−102

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】単一の半導体チップ上に、ＣＰＵ、外部か
   らのカウントパルスが供給されるカウントパルス入力端
   子、この端子に接続され前記ＣＰＵのプログラム処理に
   もとづく制御信号のレベルに応じて前記カウントパルス
   と同相のパルスか又は逆相のパルスを出力端に出力する
   切換回路、ならびに前記切換回路からの出力パルスをカ
   ウントするカウンタ回路を備え、前記切換回路は、前記
   カウントパルスと同相のパルスを出力する第１の回路
   と、前記カウントパルスと逆相のパルスを出力する第２
   の回路と、前記第１の回路と前記出力端との間に接続さ
   れ前記制御信号が第１のレベルのときに導通する第１の
   トランスファゲートと、前記第２の回路と前記出力端と
   の間に接続され前記制御信号が第２のレベルのとき導通
   する第２のトランスファゲートとを有することを特徴と
   するマイクロコンピュータ。