JPS6285510A - 電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子回路に関するものである。

［従来の技術］ 従来、例えば第１図（ａ）および（ｂ）のようにクロッ
ク（パルス）の異なるエッヂで状ｆｆ、３移する複数個
のフリップフロップ２０によって構成されている′電子
回路が知られている。

［発明が解決しようとする問題点］ しかしながら、−１−記のような電子回路においては、
クロックの異なるエッヂで状態遷移する各フリップフロ
ップを同一のＩＣパッケージ内に存在させると、基板−
Ｌで実装面積が大きくなってしまうという欠点があった
。

［問題点を解決するための手段］ 本発明は、］−述の従来例の欠点を除去することを目的
とし、そのために、クロック端子を共通にする複数個の
フリップフロップと、クロック信号のエッヂを検出して
パルスを発生し、当該パルスを複数個のフリップフロッ
プのクロック端子に共通に入力するＬ段と、クロック信
号の異なるエッチで複数個の７リツプフロツプを各々状
態遷移させるようにクロック信号に基づいて各フリップ
フロップへの入力信号を制御する手段−とを具える。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示すものであって、第１図
と等価の機能を有する。第２図において、１は遅延素子
、２はエッチ検出のためのエクスクル−シブオア（ｅｘ
ｃｌｕｓｉマｅ　ｏｒ）ゲートであって。

めクロック（ｃ　１ｏｃｋ）信号を遅延素子ｌおよびゲ
ート２の一方入力端に入力する。ゲート２の他方の入力
端には遅延素子１の出力としてのエッチ（ｅｄｇｅ）信
号を入力する。３および４はアンドオア（ａｎｄ−ｏｒ
）ゲートであって、ゲート３には遅延素子１からのエッ
ヂ信号、Ｄ１信号およびＱ１信号を入力し、ゲート４に
は遅延素子ｌからのエッヂ信号、　Ｄ２信号およびＱ２
信号をそれぞれ入力する。

５および６はＤ（ディレィ）タイプのフリップフロップ
であって、フリップフロップ５は、第１図のポジティブ
・エッヂで状態遷移するフリー、ブ・フロップに対応し
、フリップフＯ＋７プ６は他方のフリップ７０ツブに対
応する。本実施例ではフリップフロップ５および６は両
方ともポジティブ・ニー、デで状８　Ｂ移する（即ち、
クロック端子を共通にする）。

第３図は第２図の各部のタイミングチャートを示す、ｔ
ｄはＷＫ素子１の〃延時間を示す。

遅延素子１の出力としてのエッヂ信号は、ｙ、ｙクロッ
ク信号を８延させた信号であり、このエッヂ信号とクロ
ック信号とのエクスクル−シブオア出力が２つのフリッ
プフロップ５および６のクロック端子に供給する制御信
号としてエクスクル−シブオアゲート２によっ、て得ら
れ、このゲート２は、第３図かられかるとおリエッヂ検
出回路となっている。

制御信号は、クロック信号のエッチの部分で立８１：る
信叶となっており、この制御信号を２つのフリップフロ
ップ５および６のクロック端子に共に加える。エッヂ信
号はクロック信号のポジティブ・工・ンヂの時にロー（
Ｌｏｗ）であり、ネガティブ・エッチの時にハイ（ｈｉ
ｇｈ）となるような信号である。

フリップフロップ５は次のように動作する。すなわち、
フリップフロップ５のＤ端子にはアンドオアゲート３の
出力信号を入力する。このアンドオアゲート３によって
、フリップフロップ５を、クロック信号のポジティブ・
エッヂの時のみ、状態５移させて、ネガティブφエッチ
の時は、状態遷移をさせないようにすることができる。

すなわち、クロック信号がポジティブ・エッヂの時には
、エッヂ信号は、ロー（Ｌｏｗ）となって、Ｄ端子には
Ｄｌ信号が加わり、またネガティブ・エッヂの時には、
エッヂ信号はハイ（ｈｉｇｈ）となって、Ｄ端子にはＱ
ｌ信号が加わり、この時にはフリップ２０ツブ５は状態
遷移しない。

フリップフロップ６は次のように動作する。すなわち、
フリップフロップ６のＤ端子にはアンドオアゲート４の
出力信号をλカする。このゲート４によって、クロック
信号がポジティブ拳エッヂの時にはＱ２信号をフリップ
フロップ６のＤ端子に入力し、クロック信号がネガティ
ブ・エッヂの時には、Ｄ２信号をフリップフロップ６の
Ｄ端子に入力することができる。したがって、このフリ
ップフロップ６に関しては、フリップフロップ５とは逆
にクロック信号がポジティブ−エッヂの時に状ｍｉａ移
しないようになる（以１−から、：５１１ｉ４のクロッ
ク信号−と第２図のクロック信号。ならびに第１図およ
び第２図の０１，０２人入力時、Ｑｌ、０２出力信号は
等価であることがわかる）。

以１−から、クロック端子が共通な複数のフリップフロ
ップを使用することができるので、基板ｌ−に実装面積
の小さな電子回路を得ることができる。特に、アンドオ
アゲートとフリップフロップとを含むパッケージ（例え
ば、プログラマブル・アレイ・ロジックなど）を使用す
れば絶大な効果が得られる。

第４図は本発明の他の実施例を示す、この実施例では、
Ｊ−にタイプのフリップフロップを用いた電子回路を示
す。

第４図において、クロック信号、エッヂ信号および制御
信号は第３図のタイミングと全く同じである。

＋＋は′？！延素子、１２はエクスクル−シブオアゲー
トであって、クロック信号をｈｕ素子ＩＩおよびゲート
１２の一方の入力端に入力する。ゲート１２の他方の入
力端にはｄ延素子１１からのエッヂ信号を入力する。

＋３Ａ、１３Ｂ、１４Ａ、１４Ｂはアンドゲートであっ
て、各出力信号はフリップフロップ１５．１８のＪ、に
端子に各々入力する。また、各ゲー）　１４Ａ、１３Ｂ
および１４Ａ、１４Ｂの一方の入力端には遅延素子１１
からのエッチ信号を反転および非反転で入力し、他方の
入力端にはＪｌ、に１．Ｊ２．に２信号を各々入力する
。

したがって、フリップフロップ１５に関しては、２つの
アンドゲートへのエッヂ信号が／＼イ（ｈｉｇｈ）のと
きに、Ｊ、に両端子はロー（Ｌｏ賛）になり、クロック
信号のネガティブ・エッヂでは状態は変化しない。

同様にフリップフロップ１６に関してはクロック信号−
のポジティブ・ニー、ヂでは状態変化しない。

［発明の効果］ 以り説Ｉｌｌ　Ｌだように本発明によれば、クロック端
子を共通にするフリップフロップを使用することができ
、例えばＩＣの実装面請を小さくしてパッケージ数を減
らすことができる。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は電子回路を示す図、第２図
は本発明の一実施例を示す図、 第３図は第２図の各部のタイミングチャート、第４図は
本発明の他の実施例を示す図である。 ｌ・・・遅延素子。 ２・・・エクスクルーシブオアゲー　ト、３．４・・・
アンドオアゲート、 ５．６・・・Ｄタイプフリップフロップ。 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 クロック端子を共通にする複数個のフリップフロップと
   、 クロック信号のエッヂを検出してパルスを発生し、当該
   パルスを前記複数個のフリップフロップのクロック端子
   に共通に入力する手段と、 クロック信号の異なるエッヂで前記複数個のフリップフ
   ロップを各々状態遷移させるようにクロック信号に基づ
   いて前記各フリップフロップへの入力信号を制御する手
   段とを具えたことを特徴とする電子回路。