JPH11145788A - フリップフロップ装置および半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路設計の段階時においては、立ち上がりエ
ッジクロックで動作するフリップフロップ回路または立
ち下がりエッジクロックで動作するフリップフロップ回
路のどちらを用いるかを決定しなければならないので、
回路設計のレイアウト後または半導体装置の完成後に
は、フリップフロップ回路のエッジクロックの極性を容
易に変更することができない問題を解消することを目的
とする。 【解決手段】 入力されたクロックのエッジクロック動
作を選択する選択回路７をフリップフロップ装置１に設
け、選択回路７の選択端子４に入力する選択信号に応じ
て、立ち上がりまたは立ち下がりエッジクロック動作を
選択するように構成したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
フリップフロップ装置および半導体装置に関するもので
ある。

【０００２】

【従来の技術】従来のフリップフロップ装置には、Ｄフ
リップフロップで構成されたもの、またはＪＫフリップ
フロップで構成されたものなど種々のものがある。

【０００３】このフリップフロップ装置は、１ビットの
記憶回路あるいは遅延素子として用いられているもので
ある。図５（ａ）に示す従来のフリップフロップ装置２
１は、クロックの立ち上がり（ポジティブエッジ）で動
作するＤフリップフロップで構成されており、図５
（ｂ）に示すフリップフロップ装置２２はクロックの立
ち下がり（ネガティブエッジ）で動作するＤフリップフ
ロップで構成されている。

【０００４】フリップフロップ装置２１は、データの入
力端子２３（入力信号名称：Ｄ）と、クロック入力端子
２５（入力信号名称：ＣＫ）と、出力端子２７（出力信
号名称：Ｑ）とを備えている。

【０００５】また、フリップフロップ装置２２は、デー
タの入力端子２４（入力信号名称：Ｄ）と、クロック入
力端子２６（入力信号名称：ＣＫ）と、出力端子２８
（出力信号名称：Ｑ）とを備えている。

【０００６】フリップフロップ装置２１は、図６（ａ）
に示すように、回路構成されたものであり、またフリッ
プフロップ装置２２は、図６（ｂ）に示すように、回路
構成されたものである。

【０００７】以上のように構成されたフリップフロップ
装置について、その動作について説明する。フリップフ
ロップ装置２１では、図７（ａ）に示すように、クロッ
ク入力端子２５に立ち上がりエッジクロックを加えるこ
とによって、入力端子２３に加えられたデータがラッチ
されて出力端子２７に出力される。

【０００８】また、フリップフロップ装置２２では、図
７（ｂ）に示すように、クロック端子２６に立ち下がり
エッジクロックを加えることによって、入力端子２４に
加えられたデータがラッチされて出力端子２８に出力さ
れる。

【０００９】

【発明が解決しようとする課題】しかしながら回路設計
の段階時においては、立ち上がりエッジクロックで動作
するフリップフロップ装置２１か、または、立ち下がり
エッジクロックで動作するフリップフロップ装置２２の
どちらを用いるのかを決定しなければならないので、回
路設計のレイアウト後または半導体装置（例えば、集積
回路）の完成後には、容易にエッジクロックの極性を変
更することができない。

【００１０】回路設計のレイアウト後のクロックスキュ
ーや外部インターフェースのタイミングの調整、または
半導体装置の完成後のプロセス上や実装上での動作バラ
ツキによるクロックスキューや外部インターフェースの
タイミングの調整は非常に重要であり、エッジクロック
の極性を変更することによるタイミング調整が容易に行
えないという問題があった。

【００１１】本発明は、回路設計のレイアウト後または
半導体装置の完成後であっても、エッジクロックの極性
を容易に変更できるフリップフロップ装置を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】本発明は、立ち上がりエ
ッジまたは立ち下がりエッジで動作するフリップフロッ
プのどちらを用いても、フリップフロップの立ち上がり
または立ち下がりエッジを等価的に切替えるように構成
したものである。

【００１３】本発明によると、回路設計のレイアウト後
または半導体装置の完成後であっても、エッジクロック
の極性を容易に変更することができる。

【００１４】

【発明の実施の形態】請求項１記載のフリップフロップ
装置は、入力データとクロックに応じて出力データが変
化するフリップフロップ装置において、クロックに対し
て入力されたクロックを出力する状態と入力されたクロ
ックを反転して出力する状態とを選択信号に応じて切替
える選択回路と、この選択回路の出力に発生するクロッ
ク出力をクロックとして動作するフリップフロップとを
設けたことを特徴とする。

【００１５】請求項２記載の半導体装置は、請求項１記
載のフリップフロップ装置を含むとともに、選択回路の
選択端子を外部接続端子に接続したことを特徴とする。
以下、本発明を具体的な実施の形態に基づいて説明す
る。

【００１６】（実施の形態）本発明のフリップフロップ
装置を内蔵した半導体装置である集積回路は、次のよう
に構成されている。

【００１７】本発明のフリップフロップ装置１は、図１
に示すように、従来例で示したフリップフロップ装置２
１で使用していた立ち上がりエッジ動作のＤフリップフ
ロップ１０のクロック信号入力側に選択回路７を介して
クロック信号を入力して構成されている。

【００１８】このフリップフロップ装置１は、図２に示
すように、論理記号で表されるもので、データ入力端子
２（入力信号名称：Ｄ）と、クロック入力端子３（入力
信号名称：ＣＫ）と、出力端子５（出力信号名称：Ｑ）
と、選択端子４（入力信号名称：ＣＫＳＥＬ）とを備え
ている。

【００１９】選択回路７では、クロック入力端子３に入
力されるクロック信号はＡＮＤ回路１２の一方の入力端
子に入力するとともにインバータ８を介してＡＮＤ回路
１３の一方の入力端子に入力している。選択端子４に入
力される選択信号はインバータ１１を介してＡＮＤ回路
１２の他方の入力端子に入力するとともにＡＮＤ回路１
３の他方の入力端子に入力している。ＡＮＤ回路１２，
１３のそれぞれの出力端子はＯＲ回路１４の入力端子に
接続して、ＯＲ回路１４の出力を選択回路７の出力とし
ている。

【００２０】選択回路７のクロック入力端子３には図３
（ａ）に示すクロック信号（信号名称：ＣＫ）が入力さ
れ、図３（ｂ）に示すように、インバータ８で論理を反
転させたクロック信号がＡＮＤ回路１３の一方の入力端
子に供給される。

【００２１】図３（ｃ）に示すように選択信号（信号名
称：ＣＫＳＥＬ）がＬＯＷのときは、ＡＮＤ回路１３の
出力はＬＯＷであり、ＡＮＤ回路１２に入力されたクロ
ック信号がＡＮＤ回路１２から出力され、図３（ｄ）に
示すようにクロック信号が選択回路７から出力される。

【００２２】フリップフロップ装置１は、選択信号がＬ
ＯＷの状態では選択回路７の出力６の出力信号の立ち上
がりエッジＰ１、つまりクロック入力端子３の入力クロ
ックの立ち上がりエッジＰ２でデータ入力端子２のデー
タをラッチする。

【００２３】図３（ｄ）に示すように選択信号（信号名
称：ＣＫＳＥＬ）がＨＩに切り替えた場合には、ＡＮＤ
回路１２の出力はＬＯＷとなり、ＡＮＤ回路１３の入力
端子に入力されたクロック信号がＡＮＤ回路１３から出
力され、図３（ｅ）に示すようにクロック入力端子３の
入力クロックに対して反転したクロック信号が選択回路
７から出力される。

【００２４】フリップフロップ装置１は、選択信号がＨ
Ｉの状態では選択回路７の出力６の出力信号の立ち上が
りエッジＰ３、つまりクロック入力端子３の入力クロッ
クの立ち下がりエッジＰ４でデータ入力端子２のデータ
をラッチする。

【００２５】このようにフリップフロップ装置１は、立
ち上がりエッジで動作するＤフリップフロップ１０を使
用しているにもかかわらず、選択端子４に入力する選択
信号に応じて、クロック入力端子３の入力クロックの立
ち上がりエッジＰ２で動作するか、または立ち下がりエ
ッジＰ４で動作するかを切替えることが可能である。

【００２６】なお、フリップフロップ装置１の真理値を
図４に示す。また、この集積回路１５では、外部接続端
子１６に選択回路７の選択端子４を接続しているので、
回路設計のレイアウト後または半導体装置の完成後であ
っても回路を変更することなく、外部接続端子１６に入
力する選択信号を指定することによって、入力されるク
ロックの立ち上がりで動作するか、または立ち下がりで
動作するかを、容易に切替えることができ、エッジクロ
ックの極性変更によるタイミング調整を行うことができ
る。

【００２７】この実施の形態では、クロックの立ち上が
りで動作するフリップフロップ装置に選択回路を設けた
場合について説明したが、クロックの立ち下がりで動作
するフリップフロップ装置に選択回路を設けた場合であ
っても、同様の効果を有する。

【００２８】この実施の形態では、Ｄフリップフロップ
で構成されたフリップフロップ装置に選択回路を設けた
場合について説明したが、その他のフリップフロップで
構成されたフリップフロップ装置に選択回路を設けた場
合であっても、同様の効果を有する。

【００２９】この実施の形態では、フリップフロップ装
置１を半導体装置である集積回路１５に含んだ場合につ
いて説明したが、フリップフロップ装置１が単体の場合
であっても、同様の効果を有する。

【００３０】

【発明の効果】以上のように本発明のフリップフロップ
装置によれば、クロックに対して入力されたクロックを
出力する状態と入力されたクロックを反転して出力する
状態とを選択信号に応じて切替える選択回路と、この選
択回路の出力をクロックとして動作するフリップフロッ
プとを設けたことにより、選択回路に入力する選択信号
に応じて、立ち上がりエッジクロック動作または立ち下
がりエッジクロック動作を切替えることができる。

【００３１】本発明の半導体装置によれば、選択回路を
設けたフリップフロップ装置を半導体装置に含むととも
に、半導体装置の外部接続端子にフリップフロップ装置
の選択端子を接続したことにより、回路設計のレイアウ
ト後または半導体装置の完成後であっても、回路を変更
することなく、外部接続端子に入力する選択信号に応じ
て、入力されるクロックの立ち上がりで動作するか、ま
たは立ち下がりで動作するかを、容易に切替えることが
でき、優れたフリップフロップ装置を提供することがで
きる。

【００３２】また、従来のように回路設計の段階時にお
いて、クロックの立ち上がりで動作するフリップフロッ
プ装置、または、クロックの立ち下がりで動作するフリ
ップフロップ装置のどちらを用いるかを決定する必要が
なく、回路設計のレイアウト後または半導体装置の完成
後であっても、容易にエッジクロックの極性を変更する
ことができ、タイミング調整を容易にすることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態のフリップフロップ装置の
回路図

【図２】同実施の形態のフリップフロップ装置の論理記
号図

【図３】同実施の形態の選択回路のタイムチャート図

【図４】同実施の形態のフリップフロップ装置の真理値
を示す図

【図５】従来のフリップフロップ装置の論理記号図

【図６】従来のフリップフロップ装置の回路図

【図７】従来のフリップフロップ装置の真理値を示す図

【符号の説明】

１ フリップフロップ装置 ２ 入力端子 ３ クロック入力端子 ４ 選択端子 ５ 出力端子 ６ 選択回路の出力 ７ 選択回路 ８ インバータ ９ インバータ８の出力 １０ Ｄフリップフロップ １１ インバータ １２ ＡＮＤ回路 １３ ＡＮＤ回路 １４ ＯＲ回路 １５ 集積回路 １６ 外部接続端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力データとクロックに応じて出力デー
   タが変化するフリップフロップ装置において、 クロックに対して入力されたクロックを出力する状態と
   入力されたクロックを反転して出力する状態とを選択信
   号に応じて切替える選択回路と、 この選択回路の出力に発生するクロック出力をクロック
   として動作するフリップフロップとを設けたフリップフ
   ロップ装置。
2. 【請求項２】 請求項１記載のフリップフロップ装置を
   含むとともに、選択回路の選択端子を外部接続端子に接
   続した半導体装置。