JPH06349293A - シフトレジスタおよびこれを用いたイメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 イメージセンサの走査不良を低コストで防止
する。 【構成】 コレクタとベースとを互いに接続し合ったＰ
ＮＰトランジスタ２ａ〜２ｆとＮＰＮトランジスタ３ａ
〜３ｆとで、複数段のサイリスタが構成され、これは段
間結合用トランジスタ４ａ〜４ｆ等とともにシフトレジ
スタを構成する。奇数段のサイリスタの各カソードの共
通接続ラインから２相シフトクロックパルスの一方の入
力端子に通じるジャンパー線路に第１のダイオード回路
１９が設けられ、偶数段のサイリスタの各カソードの共
通接続ラインから２相シフトクロックパルスの他方の入
力端子に通じるジャンパー線路に第２のダイオード回路
２０が設けられる。 【効果】 シフトクロックパルスのＬレベル電位が１ダ
イオードのビルトイン電圧分だけ高くなるので、寄生サ
イリスタがオンする誤動作が防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シフトレジスタおよび
これを用いたイメージセンサに関するものである。

【０００２】

【従来の技術】近年、画像処理技術や画像通信機器の進
歩・普及に伴い、高性能にして安価なイメージセンサが
求められている。また、読みとり光学系の小型化がすす
むなかで、密着型イメージセンサが開発され、実用化さ
れている。とくにマルチチップ型の密着型イメージセン
サは、長尺の基板上に複数個のセンサチップを直線状に
配列して、原稿幅に相当する長尺の読みとりを可能にし
ている。センサチップにはＣＣＤ型、ＭＯＳ型およびバ
イポーラ型があるが、製造コスト面で比較するとバイポ
ーラ型が有利である。

【０００３】バイポーラ型センサチップを用いたマルチ
チップ型のイメージセンサは、たとえば特開平４ー２９
４６２号公報に開示されている。このイメージセンサは
図６に示すように、複数のフォトトランジスタ１ａ〜１
ｆのアレイを接続したシフトレジスタが、複数段に配列
された複数のサイリスタによって構成されている。複数
段のサイリスタは、ＰＮＰトランジスタ２ａ〜２ｆとＮ
ＰＮトランジスタ３ａ〜３ｆとからなり、各サイリスタ
は、段間結合用トランジスタ４ａ〜４ｆによってシリー
ズに結合されている。なお、段間結合用トランジスタ４
ａ〜４ｆは、そのベースおよびエミッタを前段サイリス
タのＰゲート（ＮＰＮトランジスタのベース）およびカ
ソード（ＮＰＮトランジスタのエミッタ）にそれぞれ接
続している。出力トランジスタ５ａ〜５ｆも、そのベー
スおよびエミッタを前段サイリスタのＰゲートおよびカ
ソードにそれぞれ接続しており、前段サイリスタの導通
状態を検出して充電用トランジスタ６ａ〜６ｆを制御す
る。充電用トランジスタ６ａ〜６ｆはフォトトランジス
タ１ａ〜１ｆに充電電流を供給する。フォトトランジス
タ１ａ〜１ｆの各エミッタは共通接続されて、画像信号
出力端子７に引き出されている。８は充電時間制御パル
ス入力端子、９は抵抗、１０は電源端子、１１、１２ａ
〜１２ｆ、１３ａ〜１３ｆは抵抗、１４はシリアル信号
入力端子、１５、１６は２相シフトクロックパルス入力
端子、１７ａ〜１７ｆは２段のクランプダイオードを示
す。

【０００４】シフトレジスタを構成する各段のサイリス
タは、前段回路から走査信号を受けてオン状態になる。
このとき、前段サイリスタのＰゲートにベースを接続し
た段間結合用トランジスタ４ａ〜４ｆおよび出力トラン
ジスタ５ａ〜５ｆもオン状態になり、段間結合用トラン
ジスタ４ａ〜４ｆによって次段のサイリスタのＮゲート
（ＰＮＰトランジスタのベース）に走査信号が伝達され
る。また、オン状態の出力トランジスタ５ａ〜５ｆによ
って制御を受けた充電用トランジスタ６ａ〜６ｆが、フ
ォトトランジスタ１ａ〜１ｆに充電電流を供給する。フ
ォトトランジスタ１ａ〜１ｆは入射光に比例した量の電
荷を充電し、この充電電流が画像信号として出力され
る。なお、フォトトランジスタ１ａ〜１ｆの充電電圧
は、クランプダイオード１７ａ〜１７ｆによって１．６
Ｖにクランプされる。また、端子８に入力された充電時
間制御パルスは、フォトトランジスタ１ａ〜１ｆへの充
電タイミングおよび充電時間を決定するので、クロック
パルスによるスパイクノイズの発生がない。

【０００５】奇数段のサイリスタのカソードは共通接続
され、偶数段のサイリスタのカソードも共通接続されて
おり、これらは２相のシフトクロックパルス入力端子１
５、１６にそれぞれ接続されている。そして、２相シフ
トクロックパルスの入力端子１５、１６にパルスが到来
してシフト動作が進行し、フォトトランジスタ１ａ〜１
ｆからの画像信号が、画像信号出力端子７に時系列的に
出力される。

【０００６】

【発明が解決しようとする課題】このような回路構成を
ＩＣ技術によって半導体基板につくり込む場合、サイリ
スタのカソード引き出しラインとシフトクロックパルス
の供給ラインとがクロスオーバーする。クロスオーバー
は２層のアルミニウム配線で解決できるが、そうする
と、製造工数が増えてコスト高を招く。１層のアルミニ
ウム配線でクロスオーバーを達成するには、Ｐ型半導体
基板に高濃度のＮ型不純物拡散層をジャンパーとして形
成すればよい。

【０００７】ところが、前記ジャンパーとサイリスタと
によって生じた寄生のＬ−ＮＰＮトランジスタが、サイ
リスタに元来付随している寄生のＶ−ＰＮＰトランジス
タとともに寄生のサイリスタを形成し、走査不良を引き
起こすことが判明した。とくに電源電圧を高めたとき
に、この寄生サイリスタがオン状態に転じやすく、この
ようなことがあると、本来オン状態に転じるべきサイリ
スタが動作不能となり、走査が停止するという事態を招
く。

【０００８】本発明は、かかる走査不良を生じることの
ないシフトレジスタおよびイメージセンサの提供を目的
とする。

【０００９】

【課題を解決するための手段】本発明は上述した課題を
解決するために、複数段に配列された複数のサイリスタ
と、複数のサイリスタの各段間に設けられた結合用トラ
ンジスタと、奇数段のサイリスタの各カソードの共通接
続ラインから２相シフトクロックパルスの一方の入力端
子に通じるジャンパー線路に設けられた第１のダイオー
ド回路と、偶数段のサイリスタの各カソードの共通接続
ラインから２相シフトクロックパルスの他方の入力端子
に通じるジャンパー線路に設けられた第２のダイオード
回路とからなり、前記サイリスタは、コレクタとベース
とを互いに接続し合うＰＮＰトランジスタとＮＰＮトラ
ンジスタとからなり、前記ＰＮＰトランジスタのベース
をＮゲート、前記ＮＰＮトランジスタのベースをＰゲー
トとそれぞれ呼称するとき、前記結合用トランジスタは
そのベースを前段のサイリスタのＰゲートに、そして、
コレクタを後段のサイリスタのＮゲートにそれぞれ接続
し、前記第１および第２のダイオード回路はそれぞれ、
互いに並列接続された順方向ダイオードと逆方向ダイオ
ードとからなることを特徴とするシフトレジスタが提供
される。

【００１０】また、前記シフトレジスタと、このシフト
レジスタに接続された複数の充電用トランジスタと、こ
の充電用トランジスタに接続されたフォトトランジスタ
のアレイとかからなることを特徴とするイメージセンサ
が提供される。

【００１１】

【作用】本発明によると、シフトクロックパルスがＬレ
ベルになってサイリスタがオン状態に転じたとき、サイ
リスタのカソードとジャンパー線路との電位差が、ダイ
オード回路のダイオードによって約０．７Ｖになる。こ
れはサイリスタとジャンパー線路とによって生じる寄生
のＬ−ＮＰＮトランジスタのエミッタ電位を約０．７Ｖ
にすることを意味し、これによって寄生のＬ−ＮＰＮト
ランジスタのベース・エミッタ間電圧がトランジスタの
閾値電圧（約０．７Ｖ）を越えることがなくなる。この
作用によって、寄生のＬ−ＮＰＮトランジスタはオン状
態に転じることがなく、つまり、走査停止を起こすこと
なく正常にシフト動作させることができる。

【００１２】また、シフトクロックパルスがＨレベルの
ときは、ダイオード回路のもう一方のダイオード（逆接
続の）がオン状態になるので、サイリスタのカソードを
速い応答速度でＨレベルに転じるので、サイリスタは瞬
時にオフ状態に転じ、シフトレジスタの誤動作や不本意
な動作停止が防止される。

【００１３】

【実施例】本発明の一実施例におけるイメージセンサの
回路構成を図１に示す。図６に示した部材と共通する部
材には同一符号が付してある。図１に示す回路構成が図
６に示した回路構成と異なるところは、奇数段のサイリ
スタの各カソードの共通接続ライン１８ａから２相シフ
トクロックパルスの一方の入力端子１５に通じるジャン
パー線路に第１のダイオード回路１９が設けられている
点と、偶数段のサイリスタの各カソードの共通接続ライ
ン１８ｂから２相シフトクロックパルスの他方の入力端
子１６に通じるジャンパー線路に第２のダイオード回路
２０が設けられている点とである。ただし、第１のダイ
オード回路１９は互いに並列接続された順方向ダイオー
ド１９ａと逆方向ダイオード１９ｂとからなり、第２の
ダイオード回路２０は互いに並列接続された順方向ダイ
オード２０ａと逆方向ダイオード２０ｂとからなる。

【００１４】入力端子１４に入力されるシリアル信号Ｓ
Ｉ、入力端子１５、１６に入力される２相シフトクロッ
クパルスＣＫ１、ＣＫ２、入力端子８に入力される充電
時間制御パルスＳＡおよび出力端子７に出力される画像
信号ＩＳの信号波形を図２に示す。入力端子１４にシリ
アル信号ＳＩが入力されると、初段サイリスタのＰＮＰ
トランジスタ２ａがオン状態に転じる。このとき、シフ
トクロックパルスＣＫ２がＬレベルであるので、ＮＰＮ
トランジスタ３ａ、出力トランジスタ５ａおよび段間結
合用トランジスタ４ａもオン状態に転じる。また、抵抗
１３ａによる電圧降下で充電用トランジスタ６ａのベー
ス電位が下がるので、充電用トランジスタ６ａもオン状
態に転じる。

【００１５】ついで、充電時間制御パルスＳＡがＨレベ
ルになると、フォトトランジスタ１ａに充電電流が流
れ、この充電の電荷量が画像信号ＩＳとして出力端子７
に読み出される。そして、段間結合用トランジスタ４ａ
に流れる電流によって次段サイリスタのＰＮＰトランジ
スタ２ｂのベースがＬレベルになる。しかし、この時点
ではシフトクロックパルスＣＫ１がＨレベルであるの
で、２段目サイリスタはオフ状態のままである。

【００１６】つぎに、シフトクロックパルスＣＫ１がＬ
レベルに転じることによって、２段目のサイリスタを構
成するトランジスタ２ｂ、３ｂ、段間結合用トランジス
タ４ｂおよび出力トランジスタ５ｂがともにオン状態に
転じる。そして、充電時間制御パルスＳＡがＨレベルに
転じることによって、フォトトランジスタ１ｂに充電電
流が流れ、その画像信号ＩＳが出力端子７に読み出され
る。

【００１７】ところで、各段サイリスタのカソード引き
出しラインと、２相のシフトクロックパルスの供給ライ
ンとのクロスオーバを比較的安価に達成するには、上述
したようにＰ型半導体基板にジャンパー用の高濃度のＮ
型不純物拡散層をつくり込み、かつ、それによる誤動作
の発生を防ぐことが必要となる。

【００１８】図３に示す構成では、低濃度のＰ型不純物
を含む半導体基板２１に、低濃度のＮ型不純物拡散層２
２、高濃度のＰ型不純物拡散層２３および高濃度のＮ型
不純物拡散２４をつくり込んでいる。なお、２５は絶縁
膜として作用する酸化膜、２６、２７、２８、２９はサ
イリスタのアノード、Ｐゲート、カソードおよびＮゲー
トの各端子を示している。サイリスタの近傍につくり込
まれたジャンパー用の拡散層２６は、低濃度領域２６ａ
と高濃度領域２６ｂとを有している。

【００１９】図３に示す構成のものでは、コスト低減の
ためにエピタキシャル層を有していない。このため、サ
イリスタにはアノード（Ｐ+ ）、Ｎゲート（Ｎー ）およ
び半導体基板（Ｐー ）からなる寄生のＶ−ＰＮＰトラン
ジスタが必然的に含まれる。

【００２０】また、サイリスタの近傍にジャンパーが存
在すると、Ｎゲート（Ｎー ）、半導体基板（Ｐー ）およ
びジャンパー（Ｎー ）からなる寄生のＬ−ＮＰＮトラン
ジスタが生じる。ジャンパーとカソードとが回路的に接
続されていることを考慮して、これらの寄生素子を含む
サイリスタの等価回路を描くと図４のようになる。ここ
で３０は寄生のＶ−ＰＮＰトランジスタ、３１は寄生の
Ｌ−ＮＰＮトランジスタであり、両トランジスタ３０、
３１は寄生のサイリスタを生成している。なお、半導体
基板抵抗３２は低濃度であるので高い抵抗値を示す。

【００２１】図４に示す等価回路によると、前段からの
走査信号によってＮゲートの電位がＬレベルになり、シ
フトクロックパルスＣＫがＬレベルになることによっ
て、本段のサイリスタがオンに転じることなく寄生のサ
イリスタがオン状態に転じる可能性がでてくる。とく
に、製造工程の変動等によって寄生のＬ−ＮＰＮトラン
ジスタのベース幅が狭くなって、ｈfe（エミッタ接地電
流増幅率）が非常に大きくなると、この誤動作が起こり
やすくなる。また、電源電圧が高くなると寄生のＬ−Ｎ
ＰＮトランジスタのベース電位が上がりやすくなるの
で、この誤動作が起こりやすくなる。そして、この種の
誤動作が生じると、シフト動作がその時点で停止してし
まう。

【００２２】かかる誤動作は、第１および第２のダイオ
ード回路１９、２０によって防止することができる。す
なわち、シフトクロックパルスのＬレベル電位が、１ダ
イオードのビルトイン電圧（約０．７Ｖ）相当分だけ高
くなるので、寄生Ｌ−ＮＰＮトランジスタ３１のベース
・エミッタ間電圧が、オン状態に転じるための閾値電圧
を越えることがなく、寄生サイリスタのオン状態への転
移が防止される。

【００２３】一方、本段のサイリスタのＰゲートは接地
されていないので、カソード電位が０．７Ｖ程度上昇し
ても、Ｎゲート電位がＬレベルに転じることに伴いオン
状態に転じることができる。そして、シフトクロックパ
ルスがＨレベルに転じたときには、順方向ダイオード１
９ａ、２０ａがオン状態に転じるので、本段のサイリス
タのカソード電位が直ちにＨレベルに上昇する。このと
き、Ｈレベルは１ダイオードのビルトイン電圧（約０．
７Ｖ）相当分低くなるが、サイリスタをオフ状態に転じ
るに十分な電圧を供給しているので支障はない。

【００２４】本発明の他の実施例を図５に示す。長尺の
基板上に複数のイメージセンサチップＡ、Ｂ……を並設
した構成となっている。ただし、各イメージセンサチッ
プＡ、Ｂ……は上述したような回路構成を有しているも
のとする。

【００２５】２相のシフトクロックパルスの入力端子Ｃ
Ｋ１、ＣＫ２に、第１および第２のダイオード回路１
９、２０がそれぞれ接続されており、シフトクロックパ
ルスのＬレベルが接地電位まで下がらないようになって
いる。寄生サイリスタのオン状態への転移による走査停
止が起こらないのは上述と全く同様である。ただ、各イ
メージセンサチップごとにダイオード回路を付加せず、
第１および第２のダイオード回路１９、２０を全イメー
ジセンサチップＡ、Ｂ……に共用させている。

【００２６】

【発明の効果】以上のように本発明によると、逆並列接
続され２個のダイオードからなるダイオード回路を、奇
数段サイリスタのカソード共通ラインおよび偶数段サイ
リスタのカソード共通ラインのそれぞれから２相のシフ
トクロックパルス入力端子に通じるジャンパー線路に挿
入接続することによって、サイリスタおよびジャンパー
配線を用いたシフトレジスタにおける誤動作の発生を防
止し得て、低コスト装置の信頼性を高めることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例におけるイメージセンサの回
路図。

【図２】本発明の一実施例におけるイメージセンサの各
部における信号波形図。

【図３】サイリスタとその近傍につくり込まれたジャン
パーとの相関を示す断面図。

【図４】図３に示す構成に寄生素子を含めて描いた等価
回路図。

【図５】本発明の他の実施例におけるイメージセンサの
回路図。

【図６】従来のイメージセンサの回路図。

【符号の説明】

１ａ〜１ｆ フォトトランジスタ ２ａ〜２ｆ ＰＮＰトランジスタ ３ａ〜３ｆ ＮＰＮトランジスタ ４ａ〜４ｆ 段間結合用トランジスタ １５、１６ ２層シフトクロックパルス入力端子 １９ 第１のダイオード回路 ２０ 第２のダイオード回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数段に配列された複数のサイリスタ
   と、 複数のサイリスタの各段間に設けられた結合用トランジ
   スタと、 奇数段のサイリスタの各カソードの共通接続ラインから
   ２相シフトクロックパルスの一方の入力端子に通じるジ
   ャンパー線路に設けられた第１のダイオード回路と、 偶数段のサイリスタの各カソードの共通接続ラインから
   ２相シフトクロックパルスの他方の入力端子に通じるジ
   ャンパー線路に設けられた第２のダイオード回路とから
   なり、 前記サイリスタは、コレクタとベースとを互いに接続し
   合うＰＮＰトランジスタとＮＰＮトランジスタとからな
   り、前記ＰＮＰトランジスタのベースをＮゲート、前記
   ＮＰＮトランジスタのベースをＰゲートとそれぞれ呼称
   するとき、前記結合用トランジスタはそのベースを前段
   のサイリスタのＰゲートに、そして、コレクタを後段の
   サイリスタのＮゲートにそれぞれ接続し、前記第１およ
   び第２のダイオード回路はそれぞれ、互いに並列接続さ
   れた順方向ダイオードと逆方向ダイオードとからなるこ
   とを特徴とするシフトレジスタ。
2. 【請求項２】 請求項１に記載のシフトレジスタと、 このシフトレジスタに接続された複数の充電用トランジ
   スタと、 この充電用トランジスタに接続されたフォトトランジス
   タのアレイとからなることを特徴とするイメージセン
   サ。