JPH0224052B2 - - Google Patents
Info
- Publication number
- JPH0224052B2 JPH0224052B2 JP62006165A JP616587A JPH0224052B2 JP H0224052 B2 JPH0224052 B2 JP H0224052B2 JP 62006165 A JP62006165 A JP 62006165A JP 616587 A JP616587 A JP 616587A JP H0224052 B2 JPH0224052 B2 JP H0224052B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- thyristor
- circuit
- main terminal
- transient current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタ等を用いた交換機通話路等
における半導体スイツチに関し、特にオフ電圧上
昇率耐量（以下dv／dt耐量と略記する。）を改善
した半導体スイツチに関するものである。
における半導体スイツチに関し、特にオフ電圧上
昇率耐量（以下dv／dt耐量と略記する。）を改善
した半導体スイツチに関するものである。
従来のdv／dt特性を改善した半導体スイツチ
回路を第１図に示す。第１図において１ａ，１ｂ
は主スイツチの入出力端子、２は制御信号入力端
子、３は変位電流を可変インピーダンス回路４に
供給するためのコンデンサ、５はpnpn構造を有
するサイリスタの如く構成されている。第１図に
おいて、主スイツチ端子１ａに急激な電位変動が
あつた場合、過渡電流がコンデンサ３を通り、可
変インピーダンス回路４を駆動し、サイリスタ５
のゲート−カソード間を低電圧にクランプし、誤
動作を防止できるが、主スイツチ端子１ａに比較
的遅い電位変動があつた場合には、コンデンサ３
が極めて大きくない限り可変インピーダンス回路
４を駆動できない欠点があり、このため集積化が
困難である欠点があつた。
回路を第１図に示す。第１図において１ａ，１ｂ
は主スイツチの入出力端子、２は制御信号入力端
子、３は変位電流を可変インピーダンス回路４に
供給するためのコンデンサ、５はpnpn構造を有
するサイリスタの如く構成されている。第１図に
おいて、主スイツチ端子１ａに急激な電位変動が
あつた場合、過渡電流がコンデンサ３を通り、可
変インピーダンス回路４を駆動し、サイリスタ５
のゲート−カソード間を低電圧にクランプし、誤
動作を防止できるが、主スイツチ端子１ａに比較
的遅い電位変動があつた場合には、コンデンサ３
が極めて大きくない限り可変インピーダンス回路
４を駆動できない欠点があり、このため集積化が
困難である欠点があつた。
一方コンデンサの使用による不利益を回避する
試みの１つとしては、例えば、特開昭52−43350
号の第７図回路がある。この回路はベース開放の
NPNトランジスタのエミツタをサイリスタのゲ
ート・カソード間に設けたトランジスタ（本願発
明第２図のトランジスタ１０に相当）のベースに
接続する一方、コレクタをPNPNスイツチ（本
願発明第２図のサイリスタ９に相当）のn1領域と
接続することにより、PNPNスイツチのアノー
ド（n2領域）とカソード（p1領域）間に印加した
電圧は、過渡電流検出回路を成すベース開放トラ
ンジスタのコレクタ・ベース接合に加わり、この
接合の充電電流が、このトランジスタ自身で増幅
されて過渡的に、ゲート・カソード間に設けたト
ランジスタを駆動し、PNPNスイツチのレイト
効果を防止するものである。
試みの１つとしては、例えば、特開昭52−43350
号の第７図回路がある。この回路はベース開放の
NPNトランジスタのエミツタをサイリスタのゲ
ート・カソード間に設けたトランジスタ（本願発
明第２図のトランジスタ１０に相当）のベースに
接続する一方、コレクタをPNPNスイツチ（本
願発明第２図のサイリスタ９に相当）のn1領域と
接続することにより、PNPNスイツチのアノー
ド（n2領域）とカソード（p1領域）間に印加した
電圧は、過渡電流検出回路を成すベース開放トラ
ンジスタのコレクタ・ベース接合に加わり、この
接合の充電電流が、このトランジスタ自身で増幅
されて過渡的に、ゲート・カソード間に設けたト
ランジスタを駆動し、PNPNスイツチのレイト
効果を防止するものである。
しかしながらかかる回路は、350V以上の高耐
圧を必要とするTD交換機に於ける加入者回路用
スイツチに用いた場合には、過渡電流検出回路自
身も350V以上の耐圧を必要となるが、この検出
回路を成すトランジスタのベース・エミツタ間逆
耐圧は８〜10Vと低いため、これを補完する目的
で、PNPNスイツチn1電極を取出し、p1、n1高耐
圧ダイオードを直列接続する構成としている。故
に過渡電流検出時、n1電極はPNPNスイツチの
Ｎゲート駆動トリガ信号入力端子としても動作す
ることになりdv／dt耐量を劣化させる方向とな
る。加えてサイリスタのp1n1領域によつて構成さ
れるダイオードは過渡電流検出回路を成すベース
開放NPNトランジスタと直列接続となるので等
価コンデンサの総合容量値を大幅に減ずることに
なり過渡電流が大きく減少し、サイリスタのゲー
ト・カソード間に設けたトランジスタが確実に駆
動できなくなることもあるという欠点がある。
圧を必要とするTD交換機に於ける加入者回路用
スイツチに用いた場合には、過渡電流検出回路自
身も350V以上の耐圧を必要となるが、この検出
回路を成すトランジスタのベース・エミツタ間逆
耐圧は８〜10Vと低いため、これを補完する目的
で、PNPNスイツチn1電極を取出し、p1、n1高耐
圧ダイオードを直列接続する構成としている。故
に過渡電流検出時、n1電極はPNPNスイツチの
Ｎゲート駆動トリガ信号入力端子としても動作す
ることになりdv／dt耐量を劣化させる方向とな
る。加えてサイリスタのp1n1領域によつて構成さ
れるダイオードは過渡電流検出回路を成すベース
開放NPNトランジスタと直列接続となるので等
価コンデンサの総合容量値を大幅に減ずることに
なり過渡電流が大きく減少し、サイリスタのゲー
ト・カソード間に設けたトランジスタが確実に駆
動できなくなることもあるという欠点がある。
本発明は、交換機通話路等に用いる半導体スイ
ツチ駆動回路中に、これと無関係に動作する可変
インピーダンス回路を付加した回路に於て、１個
のアクテイブ素子で双方向耐圧を満足させた過渡
電流検出回路によりdv／dtにより誤動作を確実
に防止すると共に集積回路化が可能な半導体スイ
ツチを得たことを特徴とするものであり、以下実
施例に従い詳細に説明する。
ツチ駆動回路中に、これと無関係に動作する可変
インピーダンス回路を付加した回路に於て、１個
のアクテイブ素子で双方向耐圧を満足させた過渡
電流検出回路によりdv／dtにより誤動作を確実
に防止すると共に集積回路化が可能な半導体スイ
ツチを得たことを特徴とするものであり、以下実
施例に従い詳細に説明する。
第２図は本発明の実施例であつて、６ａは第１
主端子、６ｂは第２主端子、７，８は駆動端子、
９はサイリスタである。１０はトランジスタ、１
１は抵抗であつて前記サイリスタ９のゲート−カ
ソード間に接続されて可変インピーダンス回路を
構成している。
主端子、６ｂは第２主端子、７，８は駆動端子、
９はサイリスタである。１０はトランジスタ、１
１は抵抗であつて前記サイリスタ９のゲート−カ
ソード間に接続されて可変インピーダンス回路を
構成している。
１２は双方向耐圧特性をもつたPNP型トラン
ジスタであつて、この種回路の集積化にあたつて
は電流増幅率、動作速度の要求から電子移動度の
大きいＮ型サブストレート上にNPNトランジス
タ（通常縦型配置）と、横型配置のPNPトラン
ジスタが構成される。横型配置のトランジスタは
エミツタ・コレクタが対称構造となる為、双方向
耐圧特性をもつことは多くの説明を要せずとも理
解できよう。そして、このPNPトランジスタ１
２は、コレクタとエミツタが入出力端子１３，１
４を構成した過渡電流検出回路であつて、第１主
端子６ａと可変インピーダンス回路を成すトラン
ジスタ１０のベースに接続されている。更にサイ
リスタ９のゲートはダイオード１５を介し、トラ
ンジスタ１６から成る駆動回路に接続されてい
る。そしてダイオード１７は、前記可変インピー
ダンス回路を成すトランジスタ１０のベース・エ
ミツタ間に接続された半導体スイツチである。
ジスタであつて、この種回路の集積化にあたつて
は電流増幅率、動作速度の要求から電子移動度の
大きいＮ型サブストレート上にNPNトランジス
タ（通常縦型配置）と、横型配置のPNPトラン
ジスタが構成される。横型配置のトランジスタは
エミツタ・コレクタが対称構造となる為、双方向
耐圧特性をもつことは多くの説明を要せずとも理
解できよう。そして、このPNPトランジスタ１
２は、コレクタとエミツタが入出力端子１３，１
４を構成した過渡電流検出回路であつて、第１主
端子６ａと可変インピーダンス回路を成すトラン
ジスタ１０のベースに接続されている。更にサイ
リスタ９のゲートはダイオード１５を介し、トラ
ンジスタ１６から成る駆動回路に接続されてい
る。そしてダイオード１７は、前記可変インピー
ダンス回路を成すトランジスタ１０のベース・エ
ミツタ間に接続された半導体スイツチである。
さて本発明の過渡電流検出回路を有する半導体
スイツチの動作を説明すると、第１主端子６ａと
第２主端子６ｂ間に電源を接続し、駆動端子７，
８からトランジスタ１６を順バイアスすると、ダ
イオード１５を通してサイリスタ９のゲートを駆
動し、サイリスタ９を導通させる訳であるが、こ
のサイリスタ９が動作状態にない時に、第１主端
子６ａに正又は第２主端子６ｂに負の急激な電位
変動があつた場合、過渡電流は６ａ→１２のルー
トで流れ、トランジスタ１０を駆動し、６ｂに至
る。この時過渡電流は過渡電流検出回路のPNP
トランジスタ１２によつて増幅され、より大きな
電流を得る。その結果サイリスタ９のゲート−カ
ソード間を、トランジスタ１０のコレクタ−エミ
ツタ間電圧にクランプし、サイリスタ９の誤動作
を防止する。
スイツチの動作を説明すると、第１主端子６ａと
第２主端子６ｂ間に電源を接続し、駆動端子７，
８からトランジスタ１６を順バイアスすると、ダ
イオード１５を通してサイリスタ９のゲートを駆
動し、サイリスタ９を導通させる訳であるが、こ
のサイリスタ９が動作状態にない時に、第１主端
子６ａに正又は第２主端子６ｂに負の急激な電位
変動があつた場合、過渡電流は６ａ→１２のルー
トで流れ、トランジスタ１０を駆動し、６ｂに至
る。この時過渡電流は過渡電流検出回路のPNP
トランジスタ１２によつて増幅され、より大きな
電流を得る。その結果サイリスタ９のゲート−カ
ソード間を、トランジスタ１０のコレクタ−エミ
ツタ間電圧にクランプし、サイリスタ９の誤動作
を防止する。
以上説明した様に誤動作防止に対する本願発明
による効果は、過渡電流検出回路が、サイリスタ
のアノードと、トランジスタ１０のベースに、直
接、接続されているため、前述の様な擬似Ｎゲー
ト駆動信号の印加および、過渡電流の減少による
dv／dt耐量の劣化がない。
による効果は、過渡電流検出回路が、サイリスタ
のアノードと、トランジスタ１０のベースに、直
接、接続されているため、前述の様な擬似Ｎゲー
ト駆動信号の印加および、過渡電流の減少による
dv／dt耐量の劣化がない。
即し、過渡電流検出回路の耐圧を補完する目的
でPNPNスイツチから取出したn1電極による擬
似Ｎゲートトリガ信号によるdv／dt耐量の劣化
や、p1n1ダイオードが該過渡電流検出回路と直列
になることによつて過渡電流が大きく減少し、サ
イリスタのゲート・カソード間に設けたトランジ
スタのベースを確実に駆動できなくなる欠点も、
完全に除去されているからである。
でPNPNスイツチから取出したn1電極による擬
似Ｎゲートトリガ信号によるdv／dt耐量の劣化
や、p1n1ダイオードが該過渡電流検出回路と直列
になることによつて過渡電流が大きく減少し、サ
イリスタのゲート・カソード間に設けたトランジ
スタのベースを確実に駆動できなくなる欠点も、
完全に除去されているからである。
加えて、アクテイブ素子の採用によつてコンデ
ンサの如き大きな占有面積を必要とすることがな
いので、集積度の向上が図れる。このことは、こ
の種半導体スイツチを複数個用いてアレイを構成
した際には、より大きな利益を発揮するものであ
る。
ンサの如き大きな占有面積を必要とすることがな
いので、集積度の向上が図れる。このことは、こ
の種半導体スイツチを複数個用いてアレイを構成
した際には、より大きな利益を発揮するものであ
る。
第１図は従来のdv／dt特性を改善した半導体
スイツチ回路図例、第２図は本発明の一実施例の
回路図である。 ６ａ……第１主端子、６ｂ……第２主端子、
７，８……制御端子、９，９ａ……サイリスタ、
１０，１０ａ，１２，１６……トランジスタ、１
１，１１ａ……抵抗、１３，１４……入出力端
子、１５，１５ａ，１７，１７ａ……ダイオー
ド。
スイツチ回路図例、第２図は本発明の一実施例の
回路図である。 ６ａ……第１主端子、６ｂ……第２主端子、
７，８……制御端子、９，９ａ……サイリスタ、
１０，１０ａ，１２，１６……トランジスタ、１
１，１１ａ……抵抗、１３，１４……入出力端
子、１５，１５ａ，１７，１７ａ……ダイオー
ド。
Claims (1)
- １ 第１主端子と第２主端子間にPNPN構造の
サイリスタを接続し、前記第２主端子と前記サイ
リスタのゲート間に、エミツタ−エレクタ間に抵
抗を接続したトランジスタから成る可変インピー
ダンス回路を、このサイリスタの順バイアスされ
るPN接合が短絡されるように接続して成る半導
体スイツチに於て、前記第１主端子と前記可変イ
ンピーダンス回路のトランジスタのベースとの間
に、ベースを開放した双方向耐圧を有するPNP
型トランジスタで構成される過渡電流検出回路を
接続した事を特徴とする半導体スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP616587A JPS6326023A (ja) | 1987-01-16 | 1987-01-16 | 半導体スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP616587A JPS6326023A (ja) | 1987-01-16 | 1987-01-16 | 半導体スイツチ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12773681A Division JPS5757030A (en) | 1981-08-17 | 1981-08-17 | Semiconductor switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326023A JPS6326023A (ja) | 1988-02-03 |
| JPH0224052B2 true JPH0224052B2 (ja) | 1990-05-28 |
Family
ID=11630917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP616587A Granted JPS6326023A (ja) | 1987-01-16 | 1987-01-16 | 半導体スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326023A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755090B2 (ja) * | 1992-12-18 | 1998-05-20 | ダイキン工業株式会社 | 空気調和機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210061A (en) * | 1975-07-15 | 1977-01-26 | Hitachi Ltd | Thyristor circuit |
-
1987
- 1987-01-16 JP JP616587A patent/JPS6326023A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6326023A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237234Y2 (ja) | ||
| US4573099A (en) | CMOS Circuit overvoltage protection | |
| JP4383159B2 (ja) | チャージポンプ回路 | |
| US4015143A (en) | Semiconductor switch | |
| US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
| US4918563A (en) | ECL gate array semiconductor device with protective elements | |
| US6248616B1 (en) | Method for suppressing parasitic effects in a junction-isolation integrated circuit | |
| US5208474A (en) | Input circuit of a semiconductor device | |
| JPS60240158A (ja) | 半導体回路 | |
| US4071779A (en) | Semiconductor switch | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPS585526B2 (ja) | ハンドウタイスイツチ | |
| JPH0224052B2 (ja) | ||
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| US5559661A (en) | Short-circuit-proof transistor output stage, especially ignition output stage for motor vehicles | |
| JPS5836537B2 (ja) | 雑音抑止回路 | |
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| JPH10200056A (ja) | バイポーラｉｃ | |
| JPH0521714A (ja) | 過電圧保護回路 | |
| US6815779B1 (en) | Integrated circuit including protection against polarity inversion of the substrate potential | |
| JPS6255729B2 (ja) | ||
| JP2680952B2 (ja) | 遅延パルス発生回路 | |
| JPS5923134B2 (ja) | 半導体スイツチ | |
| JPS5915215B2 (ja) | 誘導負荷駆動用増幅回路 |