JPH0635692A

JPH0635692A - データ処理装置

Info

Publication number: JPH0635692A
Application number: JP4188289A
Authority: JP
Inventors: Ryuichi Mato; 藤隆一間; Hitoshi Araki; 木均荒; Hitoshi Kato; 藤等加
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-07-15
Filing date: 1992-07-15
Publication date: 1994-02-10

Abstract

(57)【要約】（修正有）【目的】データ処理装置のマイクロ命令記憶手段の記
憶容量を減らし、また制御装置、演算装置、共有記憶装
置間の信号線の本数を削減して１つのプログラムカウン
タによる全体制御を可能にすること。【構成】データ処理の開始前にプログラムのスケジュ
ーリングに基づいて、演算装置１２と共有記憶装置１３
のデータバスの接続を接続ノードにより決定する半固定
接続装置１４を備える。また、制御装置のマイクロ命令
は、演算手段のステータス信号と制御装置１１内のマイ
クロ命令からプログラムカウンタのみの制御を実行し、
演算装置１２と共有記憶装置１３に出力し、演算装置１
２と共有記憶装置１３はそのプログラムカウンタ信号に
基づいて、それぞれの装置に内蔵されたマイクロ命令に
より制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置、特にデ
ータ処理分野におけるデータ処理を高速に実行するデー
タ処理装置に関するもとである。

【０００２】

【従来の技術】最近、データ処理装置はすべてのデータ
処理分野で盛んに利用されるようになってきた。このデ
ータ処理装置は、例えば、Joseph A. Fisher ━Very L
ongInstruction Word━ (Proceedings of 10th Interna
tional Symposium onComputer Architecture, pp140-15
0, 1983)や飯塚肇 ━VLIW アーキテクチャ━（新し
い計算機アーキテクチャ，pp94-96, 1990 ）などに記載
されているVery Long Instruction Word （以下、ＶＬ
ＩＷと略記する）という構成が知られている。

【０００３】以下、図５を参照しながら従来のデータ処
理装置について説明する。この図において、符号５１は
データを記憶する記憶装置で、５１ａ，５１ｂ，……と
複数設けられている。５２はデータの演算を実行する演
算手段で、５２ａ，５２ｂ，……と複数設けられてい
る。５３は演算手段と記憶装置のデータバスの接続を行
なう自由結線装置、５４は記憶装置、演算手段および自
由結線装置の状態を制御し、データ処理の順序を制御す
る制御装置である。制御装置５４は、次の構成要素で構
成される。５５は記憶装置、演算手段および自由結線装
置の現在の状態を記憶しているマイクロ命令レジスタ、
５６はプログラムカウンタに対応するすべてのマイクロ
命令を記憶するマイクロ命令記憶手段、５７はプログラ
ムカウンタの制御を行なうプログラムカウンタ制御手段
である。

【０００４】以上のような構成において、その動作を説
明する。まず、ユーザが作成したｃ言語などのプログラ
ムは並列性を抽出され、複数の演算手段５２が効果的に
稼働するように最適化され、マイクロ命令に変換され
る。マイクロ命令は、複数のプロセッサを同時に実行す
ることが可能なので本方式は、単一の演算手段で実行す
る場合に比べ高速にプログラムを実行する。

【０００５】プログラムカウンタに対応して読み出せる
ように、マイクロ命令はマイクロ命令記憶手段５６に記
憶される。記憶装置５１、演算手段５３および自由結線
装置５３の状態を制御している現在のマイクロ命令はマ
イクロ命令レジスタ５５に記憶されている。プログラム
カウンタ制御手段５７は、プログラムカウンタの初期値
を０とし、プログラムを開始する。また、プログラムカ
ウンタ制御手段５７は現在のプログラムカウンタの値を
記憶し、条件分岐命令のとき、演算手段５２から出力さ
れる演算手段ステータス信号によりプログラムカウンタ
の値を変更し、分岐命令を実行する。

【０００６】以上のような制御装置５４の動作に基づ
き、記憶装置５１、演算手段５２と自由結線装置５３の
状態が決定される。例として、１番目の演算手段５２ａ
で、ａ＝ｂ＋ｃを実行し、２番目の演算手段５２ｂでｄ＝ｃ−ｆの演算が並列に実行される場合を考える。まず、ｂ，
ｃ，ｅ，ｆが記憶されている記憶装置５１の状態を出力
状態にし、その他の記憶装置５１の状態をハイインピー
ダンス状態にする。演算手段５２のデータバスを入力状
態にし、１番目と２番目の演算手段５２の演算子をそれ
ぞれ＋と−の状態にする。総ての記憶装置５１のデータ
バスとすべての演算手段５２のバスの接続は、自由結線
装置５３の接続ノードをオン、オフすることにより可能
である。この場合、自由結線装置５３は、ｂとｃが記憶
されている記憶装置５１のデータバスと２番目の演算手
段５２のバスを接続する。その結果、演算結果は、演算
手段内のアキュムレータに記憶され、次のマイクロ命令
で同様の手続によりａとｄを記憶している記憶装置５１
にアキュムレータの結果が移動される。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のデータ処理装置にあっては、第１に記憶装置
がＭ個、演算手段がＮ個あり、演算手段のデータバスが
２個あるとき、記憶装置のデータバスと演算手段のバス
を接続するための自由結線装置の接続ノードの数は、
（Ｍ＊Ｎ＊２）個必要になる。制御装置の内部にあるマ
イクロ命令記憶手段のプログラムサイズをＰとすると、
マイクロ命令記憶手段の記憶容量は、（Ｍ＊Ｎ＊２＊
Ｐ）ビットになってしまい、大量の記憶容量を必要とす
る。

【０００８】第２に、データ処理の分野あるいは問題ご
とに、抽出することができる並列性により、演算手段の
演算子の種類が異なるため、演算手段の個数や演算子の
種類を汎用的に決定することが困難である。

【０００９】第３に、複数のデータ処理装置を使用して
１つのシステムを構成しようとすると各データ処理装置
は異なるマイクロ命令で制御されているため、各データ
処理装置が同期して協調的に処理することが困難であ
る。

【００１０】本発明は前記問題点に鑑みてなされたもの
で、その第１の目的は、記憶装置と演算手段を接続する
ための制御情報を削除し、マイクロ命令記憶手段の記憶
容量を減らすことである。

【００１１】第２の目的は、対象とするデータ処理に対
応した演算子の個数と演算子の種類をもつデータ処理装
置を簡単に構成することである。

【００１２】第３の目的は、演算手段と記憶手段から構
成される処理単位が同期して協調的に処理することであ
る。

【００１３】

【課題を解決するための手段】本発明は、前記目的を達
成するために、第１にデータ処理の開始前に記憶手段と
演算手段のデータバスを自由に接続し、データ処理開始
後、接続が固定する半固定接続装置により、記憶手段と
演算手段の接続のための制御情報を削除し、マイクロ命
令記憶手段の記憶容量を削減するものである。

【００１４】また、第２に、複数のデータ処理装置とデ
ータ処理装置間を接続する共有記憶装置により、対象と
するデータ処理に対応したデータ処理装置を簡単に構成
することを可能としている。

【００１５】第３に、制御装置のマイクロ命令は、演算
手段のステータス信号と制御装置内のマイクロ命令から
プログラムカウンタのみの制御を実行し、演算手段と共
有記憶装置に出力し、演算手段と共有記憶装置はそのプ
ログラムカウンタ信号に基づいて、それぞれの装置に内
蔵されたマイクロ命令により制御するようにしたもので
ある。

【００１６】

【作用】本発明は第１にデータ処理の開始前にプログラ
ムをスケジューリングし、必要な記憶手段と演算手段間
のデータバスを自由に接続し、データ処理開始後、接続
を固定する半固定接続手段により、記憶手段と演算手段
の接続のための制御情報を削除し、マイクロ命令記憶手
段の記憶容量を削減するものである。

【００１７】第２に、演算子の数や種類の異なる基本的
なデータ処理装置とデータを記憶する記憶手段と、デー
タ処理装置の演算手段と記憶手段のデータバスを自由に
接続可能な半固定接続手段から構成される共有記憶デー
タ処理装置により、対象とするデータ処理に対応したデ
ータ処理装置を簡単に構成し、並列性や演算手段の演算
子の適合性を高め、処理の高速化を実現するものであ
る。

【００１８】第３に、制御装置は、プログラムカウンタ
のみの制御を実行し、そのプログラムカウンタ信号に基
づいて演算手段と共有記憶装置が制御されるので、全体
としては１つのデータ処理装置とみなすことができるの
で、データ処理の開始前に、半固定接続装置の接続ノー
ドを含めたプログラムのスケジューリングを実行するこ
とにより、各演算装置と記憶装置は、同期的かつ協調的
にデータ処理を実行することができる。

【００１９】

【実施例】図１乃至図４は本発明の一実施例を示す図で
ある。このうち、図１はこの実施例にかかるデータ処理
装置の全体構成を示す図である。この図において、符号
１１は演算装置のステータス信号とマイクロ命令に基づ
いて、プログラムカウンタの値を決定する制御装置、１
２はデータの演算を行なう複数の演算装置、１３は各演
算装置１２が共有するデータやデータ通信のためのデー
タを記憶する複数の共有記憶装置、１４はデータ処理開
始前にプログラムのスケジューリングに基づいて、演算
装置１２と共有記憶装置１３のデータバスの接続を接続
ノードにより決定する半固定接続装置である。

【００２０】図２は制御装置１１の具体的な構成を示す
ブロック図である。この図において、２１は各演算装置
の出力信号と制御装置１１のマイクロ命令より制御順序
を決定し、その結果を制御装置１１内部のマイクロ命令
記憶手段２２と演算装置１２と共有記憶装置１３にプロ
グラムカウンタ信号を出力するプログラムカウンタ制御
手段、２２はマイクロ命令を記憶するマイクロ命令記憶
手段、２３は現在のマイクロ命令を記憶しているマイク
ロ命令レジスタである。

【００２１】図３は演算装置１２の具体的な構成を示す
ブロック図である。この図において、３１はマイクロ命
令を記憶しているマイクロ命令記憶手段、３２は現在の
マイクロ命令を記憶しているマイクロ命令レジスタ、３
３はデータの演算を実行する演算手段、３４はデータを
記憶する記憶部、３５は演算手段３３と記憶部のデータ
バスを自由に接続できる接続ノードをもつ半固定接続部
である。

【００２２】図４は共有記憶装置１３の具体的な構成を
示すブロック図である。この図において、４１はマイク
ロ命令を記憶しているマイクロ命令記憶手段、４２は現
在のマイクロ命令を記憶しているマイクロ命令レジス
タ、４３はデータを記憶する記憶手段、４４は記憶手段
４３と半固定接続装置１４のデータバスを自由に接続で
きる接続ノードをもつ半固定接続手段である。

【００２３】以上のような構成を有するデータ処理装置
について、以下動作を説明する。ユーザが実行したいデ
ータ処理をｃ言語などのプログラム形式で入力する、プ
ログラムを演算手段や記憶手段の資源を有効に使用する
ようにスケジューリングし、処理時間がもっとも少なく
なるように最適化される。演算装置１２と共有記憶装置
１３のデータバスの接続を決定する半固定接続装置１
４、演算手段３３と記憶部３４のデータバスの接続を決
定する半固定接続部３５および記憶手段４３と半固定接
続装置１４のデータバスの接続を決定する半固定接続手
段４４の接続ノードをスケジューリングの結果にしたが
って接続する。その結果、演算装置１２、半固定接続装
置１４および共有記憶装置１３の全体をみれば、１つの
ＶＬＩＷ計算機と同等のデータバスになる。制御装置１
１は、プログラムカウンタだけの管理を実行する。制御
装置１１は、演算命令のとき、プログラムカウンタを順
次増加し、無条件分岐命令のとき、マイクロ命令レジス
タ２３の分岐カウンタに分岐し、条件分岐命令のとき、
演算手段ステータス信号の内容により分岐するカウンタ
を決定する。制御装置１１が生成するプログラムカウン
タ信号は演算装置１２と共有記憶装置１３の入力信号と
なり、各装置が記憶するマイクロ命令が実行される。

【００２４】以上のように、データ処理の開始前にプロ
グラムをスケジューリングし、必要なデータバスの接続
を半固定接続手段４４により実施することにより、記憶
部３４と演算手段３３のための制御情報を削除し、マイ
クロ命令記憶手段の記憶容量を削減している。

【００２５】第２に、演算装置１２を分割する構成にす
ることで、演算子の種類と個数、記憶手段の個数など各
種の演算装置１２、共有記憶装置１３および半固定接続
装置１４を組み合わせることで、自由にデータ処理の対
象に適したＶＬＩＷアーキテクチャのデータ処理装置を
構成することができる、

【００２６】第３に、制御装置１１の機能をプログラム
カウンタの制御のみに絞り、マイクロ命令を演算装置１
２と共有記憶装置１３に独立に持つことで、制御装置１
１間と演算装置１２間のマイクロ命令の信号線の本数を
減少させ、１つのプログラムカウンタによる制御を実現
し、複数の演算装置１２を同期的且つ協調的に実行させ
ている。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
データ処理装置のマイクロ命令記憶容量を削減すること
ができる。また、対象とする問題に対応したデータ処理
装置を簡単に構成でき、さらに制御装置と演算装置およ
び共有記憶装置間の信号線の本数を削減し、１つのプロ
グラムカウンタによる全体制御により、複数の演算装置
を同期的且つ協調的に実行することができる等、種々の
効果が得られる。

【図面の簡単な説明】

【図１】本発明によるデータ処理装置の一実施例の全体
構成を示すブロック図

【図２】前記実施例における制御装置の構成を示すブロ
ック図

【図３】前記実施例における演算装置の構成を示すブロ
ック図

【図４】前記実施例における共有記憶装置の構成を示す
ブロック図

【図５】従来のデータ処理装置の構成を示すブロック図

【符号の説明】

１１制御装置１２演算装置１３共有記憶装置１４半固定接続装置２１プログラムカウンタ制御手段２２マイクロ命令記憶手段２３マイクロ命令レジスタ３１マイクロ命令記憶手段３２マイクロ命令レジスタ３３演算手段３４記憶部３５半固定接続部４１マイクロ命令記憶手段４２マイクロ命令レジスタ４３記憶手段４４半固定接続手段

Claims

【特許請求の範囲】

【請求項１】外部信号である演算手段ステータス信号
と内部構成要素であるマイクロ命令記憶手段に基づき、
実行手順の指標であるプログラムカウンタの値を決定す
る制御装置と、前記制御装置のプログラムカウンタ信号
に対応した内部状態を決定し演算を実行し、比較演算の
結果である演算手段ステータス信号を出力し、内部デー
タバスの内の数本を外部に出力する複数の演算装置と、
前記演算装置間のデータ通信の中間記憶場所であり複数
のデータバスを有する共有記憶装置と、対象とするデー
タ処理に応じて前記演算装置と前記共有記憶装置のデー
タバスをデータ処理開始前に接続し、データ処理開始
後、固定する複数の半固定接続装置を具備することを特
徴とするデータ処理装置。
【請求項２】制御装置は、分岐命令以外のときプログ
ラムカウンタの内容を１つ増加し、無条件分岐命令のと
きマイクロ命令の内容にしたがってプログラムカウンタ
の内容に分岐するカウンタを代入し、条件分岐命令のと
き外部信号である演算手段ステータス信号とマイクロ命
令の内容にしたがってプログラムカウンタの内容に分岐
するカウンタを代入し、プログラムカウンタの内容をプ
ログラムカウンタ信号として出力するプログラムカウン
タ制御手段と、マイクロ命令を記憶しているマイクロ命
令記憶手段と、前記プログラムカウンタに対応する前記
マイクロ命令記憶手段のマイクロ命令を記憶するマイク
ロ命令レジスタを具備することを特徴とする請求項１記
載のデータ処理装置。
【請求項３】演算装置は、データを記憶し、複数のデ
ータバスを有する複数の記憶部と、複数のデータバスを
有しまた前記記憶部のデータを演算して比較演算の結果
である演算手段ステータス信号を出力する複数の演算手
段と、対象とするデータ処理に応じてデータ処理の開始
前に前記記憶部のデータバスと前記演算手段のデータバ
スを自由に接続し、データ処理開始後、接続が固定する
半固定接続部と、前記記憶部と前記演算手段を制御する
マイクロ命令を記憶するマイクロ命令記憶手段と、制御
装置が出力するプログラムカウンタ信号に対応したマイ
クロ命令記憶手段のマイクロ命令を記憶し、前記演算手
段と記憶部を制御するマイクロ命令レジスタとを具備す
ることを特徴とする請求項１記載のデータ処理装置。
【請求項４】半固定接続装置は、演算装置と共有記憶
装置のデータバスを自由に接続できる複数の接続ノード
を具備することを特徴とする請求項１記載のデータ処理
装置。
【請求項５】共有記憶装置は、データを記憶し複数の
データバスを有する記憶手段と、この記憶手段を制御す
るマイクロ命令を記憶するマイクロ命令記憶手段と、制
御装置の出力であるプログラムカウンタの内容に応じた
マイクロ命令記憶手段の内容を記憶するマイクロ命令レ
ジスタと、演算装置と前記記憶手段のデータバスを自由
に接続できる接続ノードを有する半固定接続手段を具備
することを特徴とする請求項１記載のデータ処理装置。