JPH063591B2 - 通信制御装置における受信デ−タの制御方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、通信回線を介して他の通信設備との間でブロ
ードキャストデータ等の送・受信を行なう通信制御装置
において、受信データをＣＰＵにて参照するための制御
方式に関する。

（従来の技術） 従来、この種の通信制御装置としては、第６図に示す如
くブロードキャストデータの送・受信バッファに２バン
クメモリを用いたものが知られている。すなわち、図に
おいて1'は通信制御装置、２はメモリ21，22を備えた２
バンクメモリ、４は通信回線、５はこの通信回線４を介
してデータを送・受信するコントローラや計算機の如き
他の通信設備（以下、コントローラという）、６はシス
テムバス、７は中央処理装置（以下、ＣＰＵという）、
11はメモリ切替制御部、13はシステムバス制御部、17は
受信フラグをそれぞれ示している。なお、便宜上、第６
図では通信回線４との間のデータの送・受信手段やシス
テムバス６とのインターフェース手段を省略してある。

この通信制御装置1'において、通信回線４を介してブロ
ードキャストデータを他のコントローラ５との間で送・
受信する場合の動作の概要を説明する。まず送信側にお
いて、図示するように通信回線４側に接続されているメ
モリ21には、現在この通信制御装置1'がコントローラ５
に送信しているブロードキャストデータが格納されてお
り、他方、システムバス６に接続されているメモリ22
は、ＣＰＵ７が新たな送信データを準備するための作業
領域として使用される。

ここで、通信制御装置1'からコントローラ５に送信して
いるブロードキャストデータを変更する動作としては、
システムバス６に接続されたメモリ22に対してＣＰＵ７
が新しい送信データを設定し、その後、送信メモリ切替
要求を出力する。通信制御装置1'では、かかる切替要求
に従い、メモリ切替制御部11を介してメモリの接続を切
り替える。すなわち、メモリ22は通信回線４に、またメ
モリ21はシステムバス６側にそれぞれ接続替えされる。

一方、ブロードキャストデータを受信する場合には、通
信回線４に接続されたメモリ21はブロードキャストデー
タの受信バッファとして、またシステムバス６側に接続
されたメモリ22はＣＰＵ７の参照領域として用いられ
る。

通信制御装置1'は、受信フラグ17がセットされていない
場合に限り、通信回線４上のブロードキャストデータを
メモリ21に格納する。この時、ブロードキャストデータ
の受信が正常に終了していたならば受信フラグ17をセッ
トし、以後のＣＰＵ７からの受信メモリ切替要求によっ
てメモリ切替が直ちに行なえる状態にしておく。ここ
で、メモリ切替とはそれまで通信回線４に接続されてい
た２バンクメモリ２内のメモリをシステムバス６側に接
続し、逆にシステムバス６に接続されていたメモリを通
信回線４に接続することをいう。

通信制御装置1'は、受信フラグ17がセットされている場
合には新たなブロードキャストデータの受信処理を行な
わず、ＣＰＵ７からの受信メモリ切替要求を受け付ける
とメモリ切替を行なう。そして、メモリ切替が行なわれ
ると受信フラグ17をクリアする。なお、前回の受信メモ
リ切替要求から今回の受信メモリ切替要求までの間に、
新たなブロードキャストデータの受信が行なわれていな
いか、あるいは行なわれていたとしてもその何れもが正
常に終了しなかった場合には、受信フラグ17がセットさ
れていないため、通信制御装置1'はメモリ切替を行なわ
ず、ＣＰＵ７は前回と同じブロードキャストデータを参
照し続けることとなる。

ここでＣＰＵ７は、まず受信メモリ切替要求を出力し、
通信制御装置1'がそれを受けた後で２バンクメモリ２を
アクセスすることによりブロードキャストデータを参照
する。

以上のような動作に従い、ＣＰＵ７がある一定の周期で
受信メモリ切替要求を出力した場合にＣＰＵ７が参照で
きるブロードキャストデータの更新状態は、第７図のタ
イミングチャートによって表わされる。この第７図にお
いて、ブロードキャストデータの受信タイミングとその
データをＣＰＵ７が参照できるタイミングとの関係に注
目すると、ＣＰＵ７からの受信バンク切替要求が出力さ
れた後、初めて正常に受信できたデータｄ₁，ｄ₂，
ｄ₄，ｄ₆，ｄ₇が次の受信メモリ切替要求によって参照
可能になることが明らかである。なお、図において符号
×は参照できないデータを示す。

このことから、ＣＰＵ７がブロードキャストデータのリ
フレッシュ周期に対してさほど長くない一定周期にて受
信メモリ切替要求を常時出力している場合には、ＣＰＵ
７は常にほぼ最新のブロードキャストデータを参照可能
であるということができる。

（発明が解決しようとする問題点） ここで、通信制御装置1'に付随するＣＰＵ７がコントロ
ーラ５の動作の監視や制御のみを行なうような分散処理
システムでは、ＣＰＵ７は、ある事象が発生した場合や
コントローラ５の状態のロギングのために、通信回線４
を介して時々送られてくるブロードキャストデータを参
照すればよく、この場合には必要に応じて不定期に１回
だけ受信メモリ切替要求を出力すればよいことになる。

しかしながら、従来の制御方式では、前述したようにＣ
ＰＵ７が常時一定周期で受信メモリ切替要求を出力して
いない限りほぼ最新のブロードキャストデータを参照す
ることは不可能であり、必要が生じた場合にのみ１回だ
け受信メモリ切替要求を出力する場合には、ＣＰＵ７は
かなり以前の価値のないデータしか参照できない事態を
生じる。

従って、従来にあっては、前述の分散処理システムのよ
うに必要に応じてブロードキャストデータを参照すれば
よいような場合でも、ＣＰＵ７は一定周期で常時、通信
制御装置1'に対して受信メモリ切替要求を出力しなくて
はならず、ＣＰＵ７の負荷が増大するという問題があっ
た。また、ブロードキャストデータを参照する場合に受
信メモリ切替要求を２回出力する方式においては、１回
目と２回目の切替要求の間隔として新たなブロードキャ
ストデータを受信するに十分な時間を設定しなくてはな
らず、応答性が著しく低下するという欠点を有してい
た。

更に、別の方式として、ブロードキャストデータの正常
な受信が完了した時点で通信制御装置1'自身が自発的に
受信メモリを切り替えてしまう方法も考えられるが、こ
れによるとＣＰＵ７の処理との同期がとれなくなり、Ｃ
ＰＵ７側でブロードキャストデータの２度読みが必要に
なるという問題が生じる。

本発明は上記の問題点を解決するべく提案されたもの
で、その目的とするところは、ＣＰＵが必要に応じて切
替要求を１回だけ出力すれば、常にその時点での最新の
ブロードキャストデータを参照できるようにしてＣＰＵ
の負荷の軽減および応答性の向上を図った通信制御方式
を提供することにある。

（問題点を解決するための手段） 上記目的を達成するため、本発明においては、まず、通
信制御装置内の受信領域内に受信データを格納するデー
タ受信バンクと、受信データの受信タイミングに応じて
最新の受信データを更新するデータ更新バンクと、ＣＰ
Ｕにより常時参照されるデータ参照バンクとをそれぞれ
設定する。

そして、受信バッファとして設けられた３バンクメモリ
内の各メモリをデータの受信タイミングに応じてデータ
受信バンク，データ更新バンクおよびデータ参照バンク
にそれぞれ交互に対応させ、ＣＰＵからの受信バンク切
替要求により前記データ更新バンクに対応するメモリを
データ参照バンクに切り替えて対応させ、当該メモリに
格納されている最新の受信データを参照するようにした
ことを特徴とする。

（作用） 本発明では、ＣＰＵが参照していない２つのバンク、す
なわちデータ受信バンクおよびデータ更新バンクにて常
時、データの受信および更新処理を行なって最新の受信
データが常にデータ更新バンクに対応するメモリに格納
されるようにし、必要に応じてＣＰＵから出力される受
信バンク切替要求により、前記メモリをデータ参照バン
クに対応させることで最新の受信データの参照を可能と
している。

（実施例） 以下、図に沿って本発明の実施例を説明する。第１図は
本発明を適用した通信制御装置１の概念図を示すもの
で、この実施例においてはブロードキャストデータの受
信バッファとして３バンクメモリ３を用いた点が第６図
の従来例と異なっている。

すなわち、第１図において、３バンクメモリ３はメモリ
31〜33を備えており、これらのメモリ31〜33はブロード
キャストデータの受信タイミングに従ってその何れか１
つが通信回線４に接続され、また別の１つがシステムバ
ス６を介してＣＰＵ７に接続され、更に残りの１つが何
れにも接続されないようになっている。図示例ではいま
メモリ31が通信回線４に接続され、またメモリ33がシス
テムバス６に接続されているが、かかる接続構成は固定
的なものではない。

なお、他の構成は第６図と同様であり、５は他のコント
ローラ、11はメモリ切替制御部、12は通信回線制御部、
13はシステムバス制御部、17は受信フラグをそれぞれ示
している。

次に、３バンクメモリ３の機能を第２図を参照しつつ説
明する。図において、Ａは通信回線４に接続されて受信
データを格納するデータ受信バンク、Ｂはシステムバス
６に接続されてＣＰＵ７により受信データが参照される
データ参照バンク、Ｃは通信回線４およびシステムバス
６の何れにも接続されておらず、データ受信バンクＡ内
の最新の受信データを常時格納するデータ更新バンクを
それぞれ示す。ここで、前述したようにバンクＡ〜Ｃは
第１図のメモリ31，33，32に対応するものではない。

これらのバンクＡ〜において、バンクＡには通信回線４
上のブロードキャストデータが必ず格納される。仮り
に、データの受信が正常に終了した場合には受信フラグ
17がセットされ、バンクＡとバンクＣとの間でバンク切
替300が行なわれる。ここでバンク切替とは、後述する
如くバンクＡに対応するメモリをバンクＣに対応させる
べく切り替えることをいう。

以後、新たなデータが通信回線４上に送られる毎にその
データはバンクＡに格納され、受信が正常に終了した場
合には受信フラグ17がセットされ続ける。ここで、受信
フラグ17が予めセットされていれば、そのセット状態が
維持される。このように受信フラグ17がセットされてい
る状態では、必ずバンクＣに対応するメモリにブロード
キャストデータが格納されている。

一方、ＣＰＵ７から受信バンク切替要求が通信制御装置
１に向けて出力された場合には、通信制御装置１は受信
フラグ１７をチェックする。この時、受信フラグ17がセ
ットされていればバンクＣとバンクＢとの間でバンク切
替301を行い、受信フラグ17をクリアする。この処理に
より、バンクＣに対応するメモリに格納されていた最新
のブロードキャストデータが、システムバス６に接続さ
れたバンクＢに対応することとなり、ＣＰＵ７によって
このデータを参照することが可能となる。

第３図は先に説明した第７図に対応するもので、３バン
クメモリ３の各メモリ31〜33におけるデータの更新状態
をタイミングチャートにて示したものである。図におい
て、ブロードキャストデータｄ₁を受信するタイミング
において、第２図におけるバンクＡがメモリ32に、バン
クＢがメモリ31に、またバンクＣがメモリ33にそれぞれ
対応する。データｄ₁の受信が正常に終了すると、受信
フラグ17がセットされ、バンクＡ，Ｃに対応するメモリ
32，33間でバンク切替が行なわれる。そして、ＣＰＵ７
から受信バンク切替要求が出力され、受信フラグ17のセ
ット状態を確かめてからバンクＣ，Ｂに対応するメモリ
33，31間でバンク切替が行なわれると共に受信フラグ17
がクリアされる。これにより、ＣＰＵ７はバンクＢのデ
ータｄ₁を参照することができる。

以後同様に、データｄ₁の後に送られてきたデータｄ₂を
受信するタイミングではバンクＡがメモリ３３に、また
データｄ₃を受信するタイミングではバンクＡがメモリ
３１に対応し、同様にしてバンクＢ，Ｃに対応するメモ
リも順次変化していくものであるが、何れにしてもＣＰ
Ｕ７からの受信バンク切替要求があれば、受信フラグ１
７をチェックした後に最新のデータｄ₄，ｄ₇……等をバ
ンクＢにて参照することができるものである。

次いで、第４図に基づき、この実施例における通信制御
装置１の構成を詳細に説明する。図において、３バンク
メモリ３のメモリ31〜33はそれぞれ同一のアドレスに重
なって割り付けられており、これらを各バンクＡ〜Ｃの
何れに対応させるかの選択制御はバンク切替制御部11が
行い、通信回線制御部12，システムバス制御部13および
ＣＰＵ７はどのメモリ31〜33をアクセスしているかを意
識する必要はない。

通信回線制御部12は、通信回線４上のブロードキャスト
データを受信すると、システムバス制御部13および３バ
ンクメモリ３のアクセス権の排他制御を行なった後、３
バンクメモリ３に対して受信したブロードキャストデー
タの書き込みを行なう。また、14はバンク切替単位指定
部であり、このバンク切替単位指定部14は、３バンクメ
モリ３のアクセスされたアドレスからバンク切替を行な
う単位であるブロックのどこがアクセスされているかを
判定し当該ブロックのバンク切替情報を用意するように
バンク切替情報メモリ15にブロック番号を出力する。な
お、バンク切替単位指定部14は、前述の如く全体が１つ
の切替単位にて構成されている場合には不要となる。

一方、バンク切替制御部11は、通信回線制御部12，シス
テムバス制御部13のうちの何れが３バンクメモリ３をア
クセスしているかをチェックすると共に、受信正常終了
100およびＣＰＵ７からの受信バンク切替要求101が出力
されているか否か等をチェックする。仮りに、受信正常
終了100が検出されれば、３バンクメモリ３のメモリ31
〜33のうちの何れかに選択信号を送出する。また、ＣＰ
Ｕ７からの受信バンク切替要求101が検出された場合に
は、新たなバンク切替情報を作成し、バンク切替情報メ
モリ15の内容を更新する。

次に、第５図にバンク切替情報メモリ15のフォーマット
を示す。このメモリ15はバンク切替状態情報16と前記受
信フラグ17とからなっており、バンク切替状態情報16
は、３バンクメモリ３のメモリ31〜33がそれぞれ第２図
におけるバンクＡ〜Ｃのどれに対応するかを表わすもの
である。

なお、データを他の通信制御装置５に送信する場合の動
作については、第２図におけるバンクＣが存在しないも
のとすれば、従来の２バンクメモリの場合の制御方式と
同一であるため、詳述を省略する。

以上のように、この実施例においては、３バンクメモリ
３を用いることやバンク切替情報メモリ15等によってメ
モリ容量が増加すると共に、バンク切替制御部11の動作
が若干煩雑になるが、近年におけるメモリの価格低下を
背景として、メモリ容量の増加がハードウェアのコスト
アップの大きな要因となる心配はなく、また、バンク切
替情報メモリ15の更新処理や実際に選択されるメモリ31
〜33の選択シーケンスは一種の変換テーブルとみなすこ
とができ、ＲＯＭ等によって簡単に実現可能であるた
め、本発明の有用性を損なうおそれはない。

（発明の効果） 以上詳述したように本発明によれば、３バンクメモリを
データ受信バンク、データ更新バンクおよびデータ参照
バンクにそれぞれ対応させ、ＣＰＵが参照していないデ
ータ受信バンク、データ更新バンクを使用してデータの
受信および更新処理を行なうようにしたから、ＣＰＵ
は、必要に応じて受信バンク切替要求を出力すればデー
タ参照バンクにて常に最新の受信データを参照すること
ができる。

従って、通信制御装置を分散処理システム等に用いた場
合には、従来の如くＣＰＵが常に切替要求を出力すると
いった無駄は処理が不要となり、ＣＰＵの負荷の軽減、
処理能力の向上を図ることができる。

また、従来の如くデータを受信してからこれをＣＰＵが
参照できるまでの遅れ時間を短縮することができ、応答
性を向上させることが可能である。

【図面の簡単な説明】

第１図は本発明が適用される通信制御装置の一実施例を
示す概略的なブロック図、第２図は３バンクメモリの概
念説明図、第３図は受信データのタイミングに応じてＣ
ＰＵが参照できるデータを説明するためのタイミングチ
ャート、第４図は通信制御装置の詳細な構成を示すブロ
ック図、第５図はバンク切替情報メモリのフォーマット
の説明図、第６図は従来例を示す通信制御装置のブロッ
ク図、第７図は同じく受信データのタイミングに応じて
ＣＰＵが参照できるデータを説明するためのタイミング
チャートである。 １…通信制御装置、３…３バンクメモリ 31，32，33…メモリ、４…通信回線 ７…ＣＰＵ、Ａ…データ受信バンク Ｂ…データ更新バンク、Ｃ…データ参照バンク

Claims (1)

【特許請求の範囲】
1. 【請求項１】通信回線を介して他の通信設備との間でデ
   ータを送・受信し、かつ受信データをＣＰＵからの要求
   により参照可能とした通信制御装置において、 前記通信制御装置内の受信領域内に受信データを格納す
   るデータ受信バンクと、受信データの受信タイミングに
   応じて最新の受信データを更新するデータ更新バンク
   と、前記ＣＰＵにより常時参照されるデータ参照バンク
   とをそれぞれ設定すると共に、前記受信領域内に設けら
   れた３つのメモリを前記受信タイミングに応じてデータ
   受信バンク，データ更新バンクおよびデータ参照バンク
   にそれぞれ交互に対応させ、前記ＣＰＵからの受信バン
   ク切替要求により前記データ更新バンクに対応するメモ
   リを前記データ参照バンクに切り替えて対応させ、当該
   メモリ内の前記最新の受信データを参照するようにした
   ことを特徴とする通信制御装置における受信データの制
   御方式。