JPH063937B2 - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPH063937B2
JPH063937B2 JP60073535A JP7353585A JPH063937B2 JP H063937 B2 JPH063937 B2 JP H063937B2 JP 60073535 A JP60073535 A JP 60073535A JP 7353585 A JP7353585 A JP 7353585A JP H063937 B2 JPH063937 B2 JP H063937B2
Authority
JP
Japan
Prior art keywords
data
buffer
control unit
line
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60073535A
Other languages
English (en)
Other versions
JPS61232747A (ja
Inventor
稔 安部
訓明 岸野
人也 中村
徹 古橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60073535A priority Critical patent/JPH063937B2/ja
Publication of JPS61232747A publication Critical patent/JPS61232747A/ja
Publication of JPH063937B2 publication Critical patent/JPH063937B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は複数の装置間で共通装置を介して情報転送を行
なうデータ転送方式に関するものである。
(従来技術) 通信制御装置におけるデータ転送方式に関しては、電子
通信学会技術研究報告IN82−53,ならびに日経エ
レクトロニクス1984.10.8,P131〜158
等に紹介されている。以下に日経エレクトロニクスに掲
載されているデータ転送方式についてその概要を説明す
る。
第2図は通信制御装置のブロック図を示し、1は制御
部、2は共有メモリ、3は通信制御部、4は通信回線、
5はメモリバス、6は制御線であり、通信回線4から受
信されたデータを通信制御部3から制御部1へ転送する
とともに、制御部1から通信制御部3へデータを転送し
て通信回線4へ送出するものである。制御部1は通信回
線4に送出すべきデータの生成ならびに通信回線4より
受信したデータの処理と通信制御部3の制御を行ない、
共有メモリ2は送受信データのデータバッファとして、
ならびに該データバッファと制御部1と通信制御部3と
の間で行われるデータ転送制御用テーブルを有する記憶
装置である。又共有メモリ2ならびに通信制御部3内の
メモリの内容を第3図に示す通りである。共有メモリ2
はコマンドアドレステーブル7、ステータスワードテー
ブル12、受信系コマンドワードテーブル8、送信系コ
マンドワードテーブル9、受信データバッファ10およ
び送信データバッファ11より構成される。
データを送信する場合には、制御部1は共有メモリ2の
送信データバッハファ11に送りたいデータを設定し、
送信系のコマンドワードテーブル9にデータ送信コマン
ドの識別コードと送信データバッファの先頭アドレスと
送信データ長等を設定し、更にコマンドアドレステーブ
ル7に送信系コマンドワードテーブル9の先頭アドレス
の設定を行なう。次に制御部1は制御線6を介して通信
制御部3がビジー状態でないことを確認し、制御線6に
より通信制御部3に対して送信起動をかける。通信制御
部3は制御部1より送信起動を受けると、まず共有メモ
リ2のコマンドアドレステーブル7に設定されている送
信系コマンドワードテーブル9の先頭アドレスを読み出
し、この先頭アドレスにより送信系コマンドワードテー
ブル9に設定されている送信データバッファ11の先頭
アドレスと送信データ長等の送信制御情報を読み出す。
次に読み出したこの送信データバッファ11の先頭アド
レスと送信制御情報に従って、送信データバッファ11
より送信データを読み出して通信回線4にデータを送出
する。
又データを受信する場合、制御部1は共有メモリ2のコ
マンドアドレステーブル7に受信系コマンドワードテー
ブル8の先頭アドレスとステータスワードテーブル12
の先頭アドレスを設定するとともに、受信系コマンドワ
ードテーブル8にデータ受信コマンドの識別コードと受
信データバッファ10の先頭アドレスと受信データバッ
ファ等を設定して送信制御部3に受信起動をかける。通
信制御部3はこの状態で通信回線4からデータを受信す
ると、共有メモリ2のコマンドアドレステーブル7より
受信系コマンドワードテーブル8の先頭アドレスを読み
出し、この先頭アドレスに従って受信系コマンドワード
テーブル8から受信データバッファ10の先頭アドレ
ス、受信データバッファ長等の転送制御情報を読み出
し、この転送制御情報に従って受信データを受信データ
バッファ10の指定エリアに順次転送する。転送が終了
すると、共有メモリ2のコマンドアドレステーブル7よ
りステータスワードテーブル12の先頭アドレスを読み
出し、この先頭アドレスによりステータスワードテーブ
ル12の該当エリアに受信データ量、受信系コマンドワ
ードテーブル8の先頭アドレス等の受信状態を設定して
制御部1に対して共有メモリ2の読み出し表示を行な
う。制御部1は共有メモリ2の読み出し表示を受ける
と、ステータスワードテーブル12から受信状態を読み
出し、コマンドアドレステーブル7、受信コマンドワー
ドテーブル8により受信データバファの先頭アドレスを
読み出した後、この先頭アドレスからステータスワード
テーブル12で指定された受信データ量だけ受信データ
バッファ10より受信データを読み出すものであった。
(発明が解決しようとする問題点) しかしながら、上記構成の装置では、共有メモリ2上に
受信系と送信系個別のデータバッファを必要とするた
め、メモリの分割損を生じるという欠点があった。
本発明は、以上述べた受信データバッファと送信データ
バッファを別個に設けた結果、分割損によるメモリ量が
増加するという欠点を除去し、経済性に優れた通信制御
装置を提供することを目的とする。
(問題点を解決するための手段) 上記問題点を解決するため、本発明では、第1の装置
(通信制御部)と第2の装置(制御部)間に表示線なら
びに要求線を設けるとともに、共通装置(共通メモリ)
に1つもしくは複数のバッファメモリならびに該バッフ
ァメモリと前記第1・第2の装置間の情報転送線の接続
替えを行なう切替手段とを設け、前記第1の装置と第2
の装置間のデータ転送に際して、前記表示線を介して互
いに通知される前記複数のバッファメモリの状態情報に
よって任意の空バッファを選択し、該選択されたバッフ
ァにデータを格納した後前記要求線によって転送先へ読
み出し要求表示を行ない、前記切替手段によって前記情
報転送線(バス)の接続切替えを行なった後、前記読み
出し要求を受けた前記第1の装置もしくは第2の装置が
前記バッファからデータを読み出してデータ転送を行な
うようにしたのである。
(作用) まず第1の装置(通信制御部)から第2の装置(制御
部)へデータを転送する場合は、まず表示線を介して通
知されたバッファメモリの空情報によって任意の空バッ
ファを選択し、共通装置の切替手段によって選択された
バッファと第1の装置をバス接続して転送すべきデータ
を格納する。次に切替手段によって選択したバッファと
第2の装置間をバス接続した後、要求線にて第1の装置
から第2の装置へデータの読み出し要求を行なう。読み
出し要求を受けた第2の装置は前記のバッファからデー
タを読み出しデータの転送が完了するのである。
又反対に第2の装置から第1の装置へデータを転送する
場合も同様に、任意の空バッファを選択して一担データ
をバッファに格納したのち、要求線にてデータの読み取
りを要求し、要求を受けた第1の装置がバッファからデ
ータを読み取ることによって複数の装置間の送信、受信
とでバッファの共用を可能としてデータの転送が行われ
るのである。
(実施例) 第1図は本発明の実施例を示す構成図であり、4は通信
回線、21は通信制御部、22は制御部、25は共有メ
モリ、26,27は表示線、1a,1bは要求線、2
8,29はバス、30は制御線であり、共有メモリ25
は更に制御回線23、セレクタ24、複数個のバッファ
Ba〜Bzより構成されている。通信制御部21は通信
回線4を介して対向する通信装置と接続され、表示線2
6,27ならびに要求線1a,1bにて制御部22と接
続され、更にバス28と制御線30によって共有メモリ
25と接続されている。共有メモリ25の複数のバッフ
ァBa〜Bzは通信制御部21と制御部22間で転送さ
れるデータを一時記憶するためものものであり、セレク
タ24はバッファBa〜Bzとバス28もしくはバス2
9間の接続切替えを行うものであり、接続回路23によ
って接続されるものである。又、表示線26,27は通
信制御部21もはくは制御部22がバッファBa〜Bz
の任意のバッファ間とのデータ転送のたびにそのバッフ
ァの空もしくは使用中の状態を互に表示し合うものであ
り、その表示に基づいて通信制御部21と制御部22は
各々全てのバッファBa〜Bzの空状態を管理してい
る。
まず、通信回線4から受信したデータを通信制御部21
から制御部22に転送する場合について、第1図,第4
図,第5図を用いて説明する。ここで第4図に示すフロ
ーチャートは通信制御部21における動作を示し、第5
図は制御部22における動作を示す。通信制御部21は
表示線27で表示される空バッファ情報により共有メモ
リ25のバッファBa〜Bzから1個の空バッファを選
択し(第5図,,)、制御線30を介して制御回
路23へ制御情報を送る。制御回路23ではセレクタ2
4を動作させ、選択した1個のバッファとバス28を接
続させ、制御線30により通信制御部21へデータ転送
可表示を行なう(第4図,)。続いて通信制御部2
1はバス28を介して選択されたバッファにデータを転
送する(第4図)。データの転送完了後、制御線30
を介して該バッファをバス28からバス29へ切替え指
示を行なうと共に、制御部22に要求線1aによって該
バッファの読み出し表示を制御部22に対して行なう
(第4図,)。制御部22は通信制御部21からの
読み出し表示情報によりバス29を介して前述のバッフ
ァからデータを読み出す(第5図,,)。データ
の読み出し終了により、表示線27により通信制御部2
1に該バッファの空表示を行ない、通信制御部21から
制御部22への受信データの転送は終了する。これによ
って、通信制御部21は自己の空バッファ情報を更新で
きる。
次に制御部22から通信制御部21に対して送信データ
を転送する場合について説明する。まず、通信制御部2
1からの表示線26の情報によって制御部22自身で管
理している空バッファ情報によって、制御部22は共有
メモリ25の複数のバッファBa〜Bzから1個の空バ
ッファを選択す る(第5図,,)。続いて制御22からバス29
を介してデータを選択されたバッファに転送し(第5図
,)、転送終了後要求線16を介して通信制御部2
1に対して該バッファに格納されたデータの読み出し要
求を行なう。通信制御部21は制御部22からバッファ
格納データの読み出し要求を受けると(第5図,
)、制御線30を介して制御回路23へセレクタ24
によるバス29からバス28への接続切替え指示を行な
い、バス28を介して該バッファのデータの読み出しを
行なう。データの読み出しが終了すると、通信制御部2
1は制御線30を介して制御回路23へ制御情報を送っ
てバス28からバス29への制御切替指示を行なうとと
もに、表示線26により制御部に対して該バッファの空
表示を行い、制御部22から通信制御部21への送信デ
ータの転送が終了する。
以上の説明したように、共有メモリ25のバッファは受
信データと送信データの区別なく共用することが可能と
なる。
第6図は本発明の他の実施例の構成図であり、221か
ら22nは制御部、1a1から1anと1b1から1b
nは各々通信制御部21と制御部221〜22n間に接
続される要求線を示す。(他の記号は第1図と同じもの
である。)本実施例は通信回路線4から受信されるデー
タを共有メモリ25を介して複数の制御部221〜22
nへ転送するとともに、制御部221〜22nから共有
メモリ25を介して通信回線4へデータを送出する場合
のものである。本実施例の場合は制御部が複数である場
合を除いて第1図に示した場合と同じである。すなわ
ち、通信回線4から受信したデータを第1図に説明した
場合と同様にバッファBa〜Bzのうちの任意の空バッ
ファに転送し、要求線1a1から1anを用いて任意の
制御部221〜22nに読み出し要求を行ない、読み出
し要求を受けた制御部221〜22nは該バッファから
各々データを読み出し、データ読み出し完了で表示線2
7を介して該バッファの空情報を通信制御部に通知す
る。又、逆に各制御部221〜22nからのデータも第
1図にて説明した場合と同様に転送される。バス28と
バス29はデータとアドレスの両者を転送できるもので
あり、各制御部221〜22nから任意の空バッファを
選択できる。
以上の実施例においては通信制御装置内のデータ転送に
ついてのみ説明したが、一般に複数の装置間で共通装置
を介して情報転送を行なうシステムにおいても同様に本
発明を実施できるものである。
(発明の効果) 以上詳細に説明したように、本発明によれば通信制御装
置の通信制御部と制御部間相互に空バッファ表示機能と
バッファ読み出し要求機能を設け、かつ共有メモリにバ
ッファのバス接続切替え機能を設けたので、受信データ
と送信データとでバッファを共用することができ、高価
なメモリを効率的に使用することができる。更に制御部
を複数設けること(例えばCPUを複数設けても通信制御
部とCPU間のデータ通信を行なうこと)も可能であり、
共有メモリのバッファの個数も転送データ量に応じて自
由に増減することができる。従って、本発明を用いるこ
とによって、複数の装置間で共通装置を介して情報転送
を行なうデータ通信システムを経済的に構築することが
可能となる。
【図面の簡単な説明】
第1図は本発明の実施例を示す構成図、第2図は従来に
おける通信制御装置のブロック図、第3図は従来の共有
メモリ2と通信制御部3内のメモリの内容を示す説明
図、第4図は本発明の実施例における通信制御部21の
動作を示すフローチャート、第5図は本発明の実施例に
おける制御部22の動作を示すフローチャート、第6図
は本発明の他の実施例を示す構成図である。 4…通信回線、21…通信制御部、22,221〜22n
…制御部、23…制御回路、24…セレクタ、25…共
有メモリ、26,27…表示線、1a,1a1〜1a
n,1b,1b1〜1bn…要求線、28,29…バ
ス、30…制御線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 徹 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭58−105344(JP,A) 特開 昭56−65553(JP,A) 実開 昭58−107646(JP,U)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】1つの第1の装置から1つもしくは複数の
    第2の装置に共通装置を介して情報転送を行なうデータ
    転送方式において、前記共通装置に1つもしくは複数の
    バッファメモリならびに該バッファメモリと前記第1・
    第2の装置間の情報転送線の接続替えを行なう切替え手
    段を設けるとともに、前記第1の装置と前記第2の装置
    間に使用したバッファの状態を表示する表示線ならびに
    データの読み取りを要求する要求線とを設け、前記第1
    の装置と第2の装置間のデータ転送に際して前記表示線
    を介して通知される前記バッファメモリの状態情報によ
    って任意の空バッファを選択してデータを格納し、前記
    切替手段によって前記情報転送線の接続替えを行った
    後、前記要求線によって転送先へ読み出し要求表示を行
    ない、前記読み出し要求を受けた装置が前記バッファか
    らデータを読み出すことによって、複数の装置間の送
    信、受信とでバッファの共用を可能としてデータ転送が
    行われることを特徴とするデータ転送方式。
JP60073535A 1985-04-09 1985-04-09 デ−タ転送方式 Expired - Lifetime JPH063937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60073535A JPH063937B2 (ja) 1985-04-09 1985-04-09 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60073535A JPH063937B2 (ja) 1985-04-09 1985-04-09 デ−タ転送方式

Publications (2)

Publication Number Publication Date
JPS61232747A JPS61232747A (ja) 1986-10-17
JPH063937B2 true JPH063937B2 (ja) 1994-01-12

Family

ID=13521018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60073535A Expired - Lifetime JPH063937B2 (ja) 1985-04-09 1985-04-09 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPH063937B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801088B2 (ja) 2002-04-19 2006-07-26 株式会社デンソー 車両用通信装置

Also Published As

Publication number Publication date
JPS61232747A (ja) 1986-10-17

Similar Documents

Publication Publication Date Title
JP2845162B2 (ja) データ転送装置
US4491915A (en) Multiprocessor-memory data transfer network
KR100348545B1 (ko) 통신 dma 장치
US5737634A (en) Storage device control system with an internal bus wherein a network interface has a data line for memory transfer
US5796672A (en) Method and circuit for routing data to registers in an integrated circuit
JPH10116224A (ja) 遠隔メモリ間でデータを移動する回路、およびそのような回路を含む計算機
US5452470A (en) Use of video RAM in high speed data communications
JPH063938B2 (ja) デ−タ転送バツフア方式
JPH11238034A (ja) データ転送システム
JPS61232747A (ja) デ−タ転送方式
JPH10187599A (ja) デジタル信号処理装置
JP2002297210A (ja) データ伝送装置
JPH0583938B2 (ja)
JP2000244585A (ja) バスインタフェース回路
JP3138597B2 (ja) バースト信号送出管理用メモリを用いたダイナミックポーリング方式
JP2884943B2 (ja) アドレス調停回路
JPH03116350A (ja) データ転送のバス構造
JP2001084173A (ja) メモリ装置
JP3460115B2 (ja) クロスコネクト装置
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPS5830256A (ja) 通信制御装置
JPH05342118A (ja) 同期制御とパイプライン制御を組み合わせたデータ通信方法およびその装置
JPH0511453B2 (ja)
JPH04326227A (ja) 高速回線制御装置
JPS6211753B2 (ja)