JPH0636039U - 液晶表示素子 - Google Patents

液晶表示素子

Info

Publication number
JPH0636039U
JPH0636039U JP6922092U JP6922092U JPH0636039U JP H0636039 U JPH0636039 U JP H0636039U JP 6922092 U JP6922092 U JP 6922092U JP 6922092 U JP6922092 U JP 6922092U JP H0636039 U JPH0636039 U JP H0636039U
Authority
JP
Japan
Prior art keywords
pixel
material layer
liquid crystal
crystal display
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6922092U
Other languages
English (en)
Other versions
JP2581640Y2 (ja
Inventor
富久 砂田
浩 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Original Assignee
Hosiden Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp filed Critical Hosiden Corp
Priority to JP1992069220U priority Critical patent/JP2581640Y2/ja
Publication of JPH0636039U publication Critical patent/JPH0636039U/ja
Application granted granted Critical
Publication of JP2581640Y2 publication Critical patent/JP2581640Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 ITO画素上面に存在していた配線材料層お
よび保護層はエッチング処理時にすべて除去してITO
画素上面に一切残存させないこととして液晶表示素子の
パネルの開口率の低下を来すことはない液晶表示素子を
提供する。 【構成】 インジウム チン オキサイド膜より成る画
素3を具備し、薄膜トランジスタより成るスイッチング
素子を具備し、ゲート、補助容量電極その他の電極に対
する配線5’を形成する材料であるAl或はAl合金よ
り成る配線材料層5を具備する液晶表示素子において、
配線材料層5を形成するに先だって画素3と配線材料層
5との間にモリブデン或はモリブデン合金より成る保護
層4を形成し、画素3上面に存在する保護層4および配
線材料層5をすべて除去することにより構成された液晶
表示素子。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、液晶表示素子に関し、特にインジウム チン オキサイド(IT O)膜より成る画素およびアルミニウム(Al)或はAl合金より成る配線を有 する液晶表示素子に関する。
【0002】
【従来の技術】
この種の液晶表示素子の製造工程を図2を参照して簡単に説明する。1は透明 基板であり、その上面にITO画素3が形成される(図2a)。2は絶縁膜であ って、この絶縁膜およびITO画素3の上面にゲート、補助容量電極その他の電 極に対する配線5’を形成する材料であるAl或はAl合金より成る配線材料層 5が形成される(図2b)。次いで、配線材料層5の上面にはホトレジスト層7 が形成される(図2c)。ホトレジスト層7を形成してからこれを現像した後( 図2d)、エッチング処理を施して配線材料層5から配線5’が形成される(図 2e)。
【0003】 上述された通りの液晶表示素子の製造工程の内のホトレジスト現像工程におい て、現像液によりAl或はAl合金より成る配線材料層5が侵食される結果、水 素が発生する。ここで、Al或はAl合金より成る配線材料層5に貫通するピン ホール6が存在して、これがたまたまITO画素3上面に達していると、この発 生した水素の作用によりITO画素3は8により示される画素侵食が生ずるに到 る。
【0004】 ホトレジスト現像工程の水素の作用によるITO画素3の上述の通りの侵食を 防止する従来例としては、図3に示される如く、モリブデン(Mo)或はMo合 金より成る保護層4をITO画素3上面のみにITO画素3形成時に形成する例 がある。この様にすることにより、ゲート、補助容量電極その他の電極に対する 配線5’を形成する材料である配線材料層5に貫通するピンホール6が存在して も、配線材料層5とITO画素3上面との間には保護層4が介在するがために、 発生した水素がITO画素3上面に到達することはできずこれがが腐食されるこ とはない。
【0005】
【考案が解決しようとする課題】
しかし、図3に示される従来例の場合、ITO画素3上面に存在するMo或は Mo合金より成る保護層4は配線5’を形成する際にこれと同時に除去すること ができるのであるが、液晶表示素子の製造工程の精度如何によっては除去しきれ ない保護層部分4’がITO画素3上面に残存することとなって液晶表示素子の パネルの開口率の低下を来すことがある。
【0006】 即ち、図3において、ITO画素3それぞれにMo或はMo合金より成る保護 層4を形成することによりホトレジスト現像工程の水素の作用によるITO画素 3の侵食を保護する場合、保護層4の内の絶縁膜2により覆われていない領域は これを配線材料層5をエッチングする際に同時にエッチング除去することができ る。ところが、液晶表示素子の製造工程上の誤差に起因して絶縁膜2により覆わ れるに到る保護層4の領域4’が生成する場合がある。この場合、領域4’は絶 縁膜2により覆われているところからエッチング除去されることなくしてITO 画素3上に僅か残存することとなる。ITO画素3上に残存する領域4’は開口 率を低下せしめる原因となるのである。
【0007】 この考案は、ITO画素上面に存在する保護層および配線材料層のすべてを除 去することにより上述の通りの問題を解消した液晶表示素子を提供するものであ る。
【0008】
【課題を解決するための手段】
インジウム チン オキサイド膜より成る画素3を具備し、薄膜トランジスタ より成るスイッチング素子を具備し、ゲート、補助容量電極その他の電極に対す る配線5’を形成する材料であるAl或はAl合金より成る配線材料層5を具備 する液晶表示素子において、配線材料層5を形成するに先だって画素3と配線材 料層5との間にモリブデン或はモリブデン合金より成る保護層4を形成し、画素 3上面に存在する保護層4および配線材料層5をすべて除去することにより構成 された液晶表示素子を構成した。
【0009】
【実施例】
この考案の実施例を図1を参照して説明する。 1は透明基板であり、その上面にITO画素3が形成される(図1a)。2は 絶縁膜であって、この絶縁膜およびITO画素3の上面には、Mo或はMo合金 層より成る保護層4を形成する。この保護層4の上面には次いでゲート、補助容 量電極その他の電極に対する配線5’を形成する材料であるAl或はAl合金よ り成る配線材料層5が形成される(図1b)。配線材料層5の上面にはホトレジ スト層7が形成される(図1c)。ホトレジスト層7を形成してからこれを現像 した後(図1d)、エッチング処理を施して配線材料層5から配線5’が形成さ れるに到る(図1e)。
【0010】 この考案においては、このエッチング処理において配線材料層5から配線5’ を形成すると共に、同時にITO画素3上面に形成されていた保護層4および配 線材料層5すべてを容易に除去することができる。
【0011】
【考案の効果】
以上の通りであって、この考案の液晶表示素子はゲート、補助容量電極その他 の電極に対する配線を形成する材料であるAl或はAl合金より成る配線材料層 5に貫通するピンホール6が存在することがあっても、配線材料層5とITO画 素3上面との間にはMo或はMo合金より成る保護層4が介在するがために、I TO画素3が腐食されることはないものであって、ITO画素3上面に存在して いた配線材料層5および保護層4のすべてをエッチング処理時に容易に除去する ことができるものである。これは配線材料層5および保護層4の除去されるべき 領域がホトレジスト層7の現像を精密に実施することができることにより精密に 確定することができるからであり、図3により図示説明される従来例の如くに液 晶表示素子の製造工程上の誤差に左右されることがないからである。
【0012】 これら配線材料層5および保護層4をTO画素3上面に一切残存させないこと としたので液晶表示素子のパネルの開口率の低下を来すことはない。
【提出日】平成5年10月6日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】 ホトレジスト現像工程の水素の作用によるITO画素3の上述の通りの侵食を 防止する従来例としては、図3に示される如く、モリブデン(Mo)或はMo合 金より成る保護層4をITO画素3上面のみにITO画素3形成時に形成する例 がある。この様にすることにより、ゲート、補助容量電極その他の電極に対する 配線5’を形成する材料である配線材料層5に貫通するピンホール6が存在して も、配線材料層5とITO画素3上面との間には保護層4が介在するがために、 発生した水素がITO画素3上面に到達することはできずこれが腐食されること はない。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】 これら配線材料層5および保護層4をITO画素3上面に一切残存させないこ ととしたので液晶表示素子のパネルの開口率の低下を来すことはない。
【図面の簡単な説明】
【図1】この考案を説明する図。
【図2】従来例を説明する図。
【図3】従来例を説明する図。
【符号の説明】
3 画素 4 保護層 5 配線材料層 5’配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年10月6日
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 インジウム チン オキサイド膜より成
    る画素を具備し、薄膜トランジスタより成るスイッチン
    グ素子を具備し、ゲート、補助容量電極その他の電極に
    対する配線を形成する材料であるアルミニウム或はアル
    ミニウム合金より成る配線材料層を具備する液晶表示素
    子において、配線材料層を形成するに先だって画素と配
    線材料層との間にモリブデン或はモリブデン合金より成
    る保護層を形成し、画素上面に存在する保護層および配
    線材料層をすべて除去することにより構成されたことを
    特徴とする液晶表示素子。
JP1992069220U 1992-10-05 1992-10-05 液晶表示素子 Expired - Lifetime JP2581640Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992069220U JP2581640Y2 (ja) 1992-10-05 1992-10-05 液晶表示素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992069220U JP2581640Y2 (ja) 1992-10-05 1992-10-05 液晶表示素子

Publications (2)

Publication Number Publication Date
JPH0636039U true JPH0636039U (ja) 1994-05-13
JP2581640Y2 JP2581640Y2 (ja) 1998-09-24

Family

ID=13396428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992069220U Expired - Lifetime JP2581640Y2 (ja) 1992-10-05 1992-10-05 液晶表示素子

Country Status (1)

Country Link
JP (1) JP2581640Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02115826A (ja) * 1988-10-26 1990-04-27 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造方法
JPH03260631A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
JPH0420930A (ja) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> 配線構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02115826A (ja) * 1988-10-26 1990-04-27 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造方法
JPH03260631A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
JPH0420930A (ja) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> 配線構造

Also Published As

Publication number Publication date
JP2581640Y2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US5621555A (en) Liquid crystal display having redundant pixel electrodes and thin film transistors and a manufacturing method thereof
KR970048855A (ko) 액정표시장치의 제조방법
JP4246298B2 (ja) 液晶ディスプレイパネルの製造方法
CN106941093B (zh) 显示装置、阵列基板及其制造方法
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
JPH1062818A (ja) 液晶表示装置の製造方法
KR0171648B1 (ko) 박막장치 및 그 제조방법
JPH06188265A (ja) 半導体装置およびその製造方法
US5999235A (en) Liquid crystal displaying apparatus and method of manufacturing TFT array
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
US6440783B2 (en) Method for fabricating a thin film transistor display
JPH0636039U (ja) 液晶表示素子
KR0161466B1 (ko) 액정표시장치의 제조방법
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
JPH0385530A (ja) アクティブマトリクス表示装置
JP2737982B2 (ja) 薄膜トランジスタの製造方法
JPH0744277B2 (ja) 薄膜トランジスタ及びその形成方法
JP3114303B2 (ja) 薄膜トランジスタパネル及びその製造方法
JPH07110496A (ja) アクティブマトリクスパネルの製造方法
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
KR20010019666A (ko) 박막트랜지스터 액정표시장치
CN113690181B (zh) Tft阵列基板及其制作方法
JP2545902B2 (ja) アクティブマトリクス型液晶表示装置の製造方法