JPH0637093A - バンプ電極の形成方法 - Google Patents

バンプ電極の形成方法

Info

Publication number
JPH0637093A
JPH0637093A JP18652392A JP18652392A JPH0637093A JP H0637093 A JPH0637093 A JP H0637093A JP 18652392 A JP18652392 A JP 18652392A JP 18652392 A JP18652392 A JP 18652392A JP H0637093 A JPH0637093 A JP H0637093A
Authority
JP
Japan
Prior art keywords
layer
head
semiconductor substrate
plating layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18652392A
Other languages
English (en)
Other versions
JP3116573B2 (ja
Inventor
Shigetoshi Ito
重寿 伊藤
Kenichi Takishima
健一 滝島
Masaaki Matsudo
正明 松戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP18652392A priority Critical patent/JP3116573B2/ja
Publication of JPH0637093A publication Critical patent/JPH0637093A/ja
Application granted granted Critical
Publication of JP3116573B2 publication Critical patent/JP3116573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 バンプ電極の中間金属層と半田層との剥離を
確実に防止し且つ絶縁膜及び半導体基板への損傷の発生
を抑制する。 【構成】 半導体基板(1)に直接固着され又は導電層
(5)(6)を介して間接的に固着された支持部(9a)及
び支持部(9a)の側部から外側に突出して支持部(9a)
の上部に形成された頭部(9b)とを備えた銅メッキ層
(9)を形成する工程と、銅メッキ層(9)をポジ形のフ
ォトレジスト(10)(11)で被覆する工程と、フォトレ
ジスト(10)(11)に光を射照してこれを感光させ、頭
部(9b)と半導体基板(1)との中間領域にフォトレジ
スト(10)(11)を残存させる工程と、頭部(9b)の上
面に選択的に金属膜を形成する工程とを行い、露光の際
に、銅メッキ層(9)の頭部(9b)を遮光マスクとして
頭部(9b)の下方に選択的にポジ形のフォトレジスト
(10)(11)を残存させてメッキ又は蒸着を施すと、頭
部(9b)の上面に選択的に金属層を形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の基板、特に
金属の内部拡散を防止できるバンプ電極の形成方法に関
連する。
【0002】
【従来の技術】バンプ電極と称する半導体素子の突起状
電極は、絶縁膜に形成された開口を通じて半導体基板に
接続された下地金属層と、この下地金属層の上面に茸形
状断面で形成された中間金属層と、この中間金属層の上
面に半球状に形成された半田層とから構成される。
【0003】茸形状断面を備えた中間金属層は銅(C
u)メッキ層で形成されることが多く、この場合、中間
金属層の銅と半田層中の錫(Sn)成分とが反応して両
層の界面に錫-銅合金層が形成され易いことが確認され
ている。この合金層は経時的に両層の結合強度を低下さ
せ、最終的に半田層の剥離を招来することがある。そこ
で、銅メッキ層の表面にニッケル(Ni)メッキを施し
て前記合金層の成長を抑制する技術が提案されている。
この技術では、ニッケルメッキ層によって半田層と中間
金属層間の金属成分の相互拡散を抑制することができ
る。また、錫と銅との反応で形成される合金層に比べ
て、ニッケル−銅合金層の成長速度は十分に遅いから、
合金層の成長に伴う上記剥離の問題を解消することがで
きる。
【0004】
【発明が解決しようとする課題】しかしながら、中間金
属層にニッケルメッキを施して半田層の剥離を防止でき
るが、バンプ電極の周辺部付近で絶縁膜と半導体基板と
の積層部にクラックが生じ易いことが判明した。この理
由は必ずしも明らかではないが、中間金属層以外の部分
に形成されたニッケルメッキ層によって熱処理の際に不
測の機械的応力が生ずるためと推測される。
【0005】そこで、本発明は中間金属層と半田層との
剥離を確実に防止し且つ絶縁膜及び半導体基板への損傷
の発生も抑制できるバンプ電極の形成方法を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明によるバンプ電極
の形成方法は、半導体基板に直接固着され又は導電層を
介して間接的に固着された支持部及び支持部の側部から
外側に突出して支持部の上部に形成された頭部とを備え
た突起状金属層を形成する工程と、突起状金属層をポジ
形のフォトレジストで被覆する工程と、フォトレジスト
に光を射照してこれを感光させ、頭部の上面のフォトレ
ジストは除去するが、頭部と半導体基板との中間領域に
はフォトレジストを残存させる工程と、頭部の上面に選
択的に金属膜を形成する工程とを含む。
【0007】
【作用】露光の際に、突起状金属層の頭部を遮光マスク
として頭部の下方に選択的にポジ形のフォトレジストを
残存させ、この残存したフォトレジストを更にマスクと
してメッキ又は蒸着を施すと、頭部の上面に選択的に金
属層を形成できる。
【0008】この金属層の上面に半田層を形成すると、
この金属層は突起状金属層と半田層間の金属成分の相互
拡散を抑制する作用がある。また、金属層は頭部の上面
にのみに制限して形成されるので、金属層の膨張率差に
起因する機械的応力を低減できる。
【0009】
【実施例】以下、本発明によるバンプ電極の形成方法の
一実施例を図1〜図10について説明する。
【0010】まず、シリコン(Si)等から成る半導体
基板(ウェハ)(1)の上面全体にアルミニウム(Al)
を真空蒸着した後、これを選択的にエッチングしてバン
プ電極形成予定領域に図1に示す約2μm(マイクロメ
ータ)の厚みを有するアルミニウム層(2)を形成す
る。
【0011】次に、周知のCVD(Chemical Vapor Dep
osition)法等によって半導体基板(1)の上面全体に二
酸化珪素(SiO2)膜を形成した後、選択的にエッチン
グし、図2に示すように、バンプ電極形成予定領域に開
口(4)を有する絶縁膜(3)を形成する。アルミニウム
層(2)の中心側は開口(4)から露出し、周辺側は絶縁
膜(3)に被覆される。
【0012】続いて、図3のように、半導体基板(1)
の上面全体にクロム(Cr)と銅(Cu)を連続的に真空
蒸着して約4,500オングストロームの厚さのクロム
層(5)と約3μmの厚さの銅層(6)を形成する。アル
ミニウム層(2)、クロム層(5)及び銅層(6)は導電
層を形成し、クロム層(5)と銅層(6)は中間金属層を
形成する。
【0013】更に、銅層(6)の上面全体にフォトレジ
ストを形成してこの一部を選択的にエッチング除去し、
図4に示すように開口(7)を有するフォトレジスト膜
(8)を形成する。銅層(6)の一部は、バンプ電極形成
予定領域に設けられた開口(7)から露出する。続い
て、開口(7)内及びその周辺のフォトレジスト膜(8)
上に厚さ30〜40μmの銅メッキ層(9)を突起状電
極層として形成する。銅メッキ層(9)の断面形状は開
口(7)を通じて銅層(6)に直接接触する支持部(9a)
と、開口(7)の近傍のフォトレジスト膜(8)の上面に
延在する頭部(9b)とを備えた茸形状となる。したがっ
て、銅メッキ層(9)の支持部(9a)は開口(7)内に埋
設され、頭部(9b)は支持部(9a)の側部及び開口
(7)の周縁から外側に張出している。
【0014】次に、図4のフォトレジスト膜(8)を除
去した後、半導体基板(1)を所定のエッチング液中に
浸漬させて、図5に示すように銅メッキ層(9)の支持
部(9a)よりも外側に延在したクロム層(5)と銅層
(6)を部分的に除去する。エッチングの際に銅メッキ
層(9)がマスクとなるため、支持部(9a)の下方とそ
の近接部分にクロム層(5a)と銅層(6a)が残存する。
本実施例では、中間金属層を構成するクロム層(5)と
銅層(6)の各周縁部は頭部(9b)より内側に位置す
る。前記エッチング処理では銅メッキ層(9)の表面部
も若干溶融するが、銅メッキ層(9)の径及び厚みはク
ロム層(5)及び銅層(6)に比べて十分に大きいので、
銅メッキ層(9)のエッチングによる影響は無視できる
程度である。
【0015】次に、図6に示すように、半導体基板
(1)の上面全体に第1のポジ形フォトレジスト(10)
と第2のポジ形フォトレジスト(11)を順次塗布する。
第1のポジ形フォトレジスト(10)と第2のポジ形フォ
トレジスト(11)はいずれも露出されることによってア
ルカリ水溶液等の現像液に対して可溶性となるフォトレ
ジストである。ここで、銅メッキ層(9)の頭部(9b)
と絶縁膜(3)の対向間隔は数10μmの幅狭領域Aで
ある。本実施例では、相対的に流動性の高い第1のポジ
形フォトレジスト(10)で幅狭領域Aにこれを充填した
後、相対的に流動性の低い第2のポジ形フォトレジスト
(11)を塗布することにより、大きなレジスト膜厚を確
保し且つ幅狭領域Aにフォトレジストを良好に充填する
ことができる。
【0016】図6のように、フォトレジストは頭部(9
b)の外周側で相対的に薄く形成される。また、頭部(9
b)の外周側から離間するにつれてフォトレジストの厚
さは薄くなる。
【0017】次に、フォトレジスト(10)(11)に対し
て半導体基板(1)の表面に直交する図6の矢印B方向
に紫外線を照射すると、遮光マスクとなる銅メッキ層
(9)の頭部(9b)は、幅狭領域Aに充填されたフォト
レジスト(10)(11)への紫外線の照射を阻止する。紫
外線の照射後、半導体基板(1)をアルカリ水溶液等の
現像液に浸漬すると、図7に示すように、幅狭領域A内
のフォトレジスト(10a)(11a)は残存し、他領域のフ
ォトレジスト(10)(11)はエッチング除去される。
【0018】次に、図7の半導体基板(1)にニッケル
(Ni)メッキを施して、銅メッキ層(9)の頭部(9b)
上面に0.5μm程度の厚みのニッケルメッキ層(12)
を金属膜として形成する。フォトレジスト(10a)(11
a)によって被覆された頭部(9b)の下面、支持部(9
a)、クロム層(5a)及び銅層(6a)の側面にはニッケ
ルメッキ層(12)が形成されない。特に、フォトレジス
ト(10a)(11a)は、クロム層(5a)及び銅層(6a)に
対するニッケルメッキ層(12)の付着を有効に阻止す
る。二酸化珪素からなる絶縁膜(3)は、フォトレジス
ト(10a)(11a)によってニッケルメッキ層(12)と完
全に分断されているから、これにはニッケルメッキは付
着しない。
【0019】最後に、図9に示すように、銅メッキ層
(9)の上面にニッケルメッキ層(12)を介して鉛(P
b)と錫(Sn)を成分とする半田をメッキ等によって選
択的に付着させて半球状の半田層(13)を形成し、バン
プ電極を完成する。ニッケルメッキ層(12)の厚みは、
機械的応力の低減のために1μm以下が望ましいが、銅
メッキ層(9)と半田層(13)間の金属成分の相互拡散
を十分に抑制するため、0.3μm以上が良い。
【0020】本実施例によって形成されたバンプ電極に
よれば以下の効果が得られる。
【0021】(1) 銅メッキ層(9)と半田層(13)との
間にニッケルメッキ層(12)が介在するので、銅メッキ
層(9)の銅と半田層(13)の鉛又は錫の相互拡散が抑
制され、合金層成長に伴うバンプ電極の層間剥離を防止
できる。
【0022】(2) 銅メッキ層(9)の上面にのみニッケ
ルメッキ層(12)が形成されるので、ニッケルメッキ層
(12)の膨張率の差異等に起因する機械的応力が絶縁膜
(3)及び半導体基板(1)に影響を与えない。
【0023】本発明の実施態様は前記の実施例に限定さ
れず、更に変更が可能である。例えば、本発明は、電力
用ショットキバリアダイオード及びその他の半導体装置
に本発明を適用することが可能である。また、アルミニ
ウム層(2)、クロム層(5)及び銅層(6)により導電
層を構成したが、導電層を省略して銅メッキ層(9)を
半導体基板(1)に直接固着したり、所望数の層を介し
て銅メッキ層(9)を半導体基板(1)に固着することが
できる。更に、突起状電極層として銅メッキ層(9)を
形成する例を示したが、アルミニウム等他の金属でもよ
い。フォトレジスト(10)(11)の感光、現像を2回に
分けて行ってもよい。まず、図10のようにレジストの
厚みの差を利用して、頭部(9b)の外周側にもレジスト
が残存するようにして再度感光現像して図7のようにレ
ジストを形成してもよい。
【0024】
【発明の効果】前述のように、本発明では、頭部の上面
にのみに制限して形成された金属層により中間金属層と
半田層との剥離を確実に防止し且つ絶縁膜及び半導体基
板への損傷の発生も抑制できるバンプ電極の形成方法が
得られる。
【図面の簡単な説明】
【図1】 本発明によるバンプ電極の形成方法に使用す
る半導体基板にアルミニウム層を形成した状態を示す断
面図
【図2】 図1において絶縁層を形成した状態を示す断
面図
【図3】 図2において中間金属層を形成した状態を示
す断面図
【図4】 図3において銅メッキ層を突起状電極層とし
て形成した状態を示す断面図
【図5】 図4において中間金属層の周縁部をエッチン
グ除去した状態を示す断面図
【図6】 図5においてフォトレジストを塗布した状態
を示す断面図
【図7】 図6において紫外線の照射後、突起状電極層
の周囲のフォトレジストを除去した状態を示す断面図
【図8】 突起状金属の上面にニッケルメッキ層を形成
した状態を示す断面図
【図9】 ニッケルメッキ層の上に半田層を形成した状
態を示す断面図
【図10】 本発明の他の実施例を示す断面図
【符号の説明】
(1)...半導体基板、 (2)...アルミニウム
層、(3)...絶縁層、(4)...開口、
(5)...クロム層(導電層)、(6)...銅層(導
電層)、(7)...開口、(8)...フォトレジスト
膜、(9)...銅メッキ層、(9a)...支持部、(9
b)...頭部、(10)、(11)...フォトレジス
ト、(12)...ニッケルメッキ層(金属膜)、(1
3)...半田層、

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に直接固着され又は導電層を
    介して間接的に固着された支持部及び該支持部の側部か
    ら外側に突出して前記支持部の上部に形成された頭部と
    を備えた突起状金属層を形成する工程と、 前記突起状金属層をポジ形のフォトレジストで被覆する
    工程と、 前記フォトレジストに光を射照してこれを感光させ、前
    記頭部の上面のフォトレジストは除去するが、前記頭部
    と前記半導体基板との中間領域には前記フォトレジスト
    を残存させる工程と、 前記頭部の上面に選択的に金属膜を形成する工程とを含
    むことを特徴とするバンプ電極の形成方法。
JP18652392A 1992-07-14 1992-07-14 半導体装置用バンプ電極及びその形成方法 Expired - Fee Related JP3116573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18652392A JP3116573B2 (ja) 1992-07-14 1992-07-14 半導体装置用バンプ電極及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18652392A JP3116573B2 (ja) 1992-07-14 1992-07-14 半導体装置用バンプ電極及びその形成方法

Publications (2)

Publication Number Publication Date
JPH0637093A true JPH0637093A (ja) 1994-02-10
JP3116573B2 JP3116573B2 (ja) 2000-12-11

Family

ID=16189990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18652392A Expired - Fee Related JP3116573B2 (ja) 1992-07-14 1992-07-14 半導体装置用バンプ電極及びその形成方法

Country Status (1)

Country Link
JP (1) JP3116573B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
JP2006332694A (ja) * 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2008060588A (ja) * 2007-09-21 2008-03-13 Fujitsu Ltd 半導体装置の製造方法
JP2008160158A (ja) * 2008-03-21 2008-07-10 Fujitsu Ltd 半導体装置
JPWO2021177034A1 (ja) * 2020-03-03 2021-09-10
WO2023026984A1 (ja) * 2021-08-26 2023-03-02 ローム株式会社 電子部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
US8921969B2 (en) 2002-11-06 2014-12-30 Siliconix Technology C. V. Chip-scale Schottky device
JP2006332694A (ja) * 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2008060588A (ja) * 2007-09-21 2008-03-13 Fujitsu Ltd 半導体装置の製造方法
JP2008160158A (ja) * 2008-03-21 2008-07-10 Fujitsu Ltd 半導体装置
JPWO2021177034A1 (ja) * 2020-03-03 2021-09-10
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置
WO2023026984A1 (ja) * 2021-08-26 2023-03-02 ローム株式会社 電子部品

Also Published As

Publication number Publication date
JP3116573B2 (ja) 2000-12-11

Similar Documents

Publication Publication Date Title
US6613663B2 (en) Method for forming barrier layers for solder bumps
TW389957B (en) Semiconductor device and manufacture method thereof
CN1102504A (zh) 制造芯片隆起部的方法
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JPH11195665A (ja) 半導体装置の製造方法及び半導体装置
JPH04155835A (ja) 集積回路装置の製造方法
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
JPH05144823A (ja) 高密度バンプ形成方法
JPH0637093A (ja) バンプ電極の形成方法
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JPS59154041A (ja) 半導体装置の電極形成方法
JP2000150518A (ja) 半導体装置の製造方法
JPH0945691A (ja) チップ部品用ハンダバンプ及びその製造方法
JPH02253628A (ja) 半導体装置の製造方法
JP2003197666A (ja) 半導体装置およびその製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JPH09321049A (ja) バンプ構造体の製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPS6329940A (ja) 半導体装置の製造方法
JPH0653222A (ja) バンプ電極の形成方法
KR950003517B1 (ko) 반도체 소자의 솔더 범프 형성방법
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH06342796A (ja) 突起電極の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees