JPH0637302A

JPH0637302A - トンネルトランジスタ

Info

Publication number: JPH0637302A
Application number: JP4186539A
Authority: JP
Inventors: Mitsuteru Kimura; 光照木村
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-07-14
Publication date: 1994-02-10
Also published as: US5552622A

Abstract

(57)【要約】【目的】小形で高速、かつ高入力インピーダンスで低
消費電力のトランジスタを提供することを目的とする。【構成】本発明のトンネルトランジスタは、半導体と
金属の接合であるショットキ接合、半導体のｐーｎ⁺接
合、または、半導体のｎーｐ⁺接合の上に絶縁薄膜を介
してゲート電極を設け、ゲート電圧Ｖｇの調節により半
導体界面付近に高キャリア濃度の蓄積層を形成させ、こ
の蓄積層と金属または高キャリア濃度半導体（ｎ⁺また
はｐ⁺）との間にトンネル接合が形成できるようにし
て、トンネル電流を制御するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、小形で高速かつ入力イ
ンピーダンスの大きなトランジスタとして、高速スイッ
チング回路などに使用されるものである。

【０００２】

【従来の技術】従来、半導体の２つのｐーｎ接合を組み
合わせたバイポーラトランジスタ、ソースＳとドレイン
Ｄ間にｐーｎ接合を形成してゲートＧとした接合形ＦＥ
Ｔ、ソースＳとドレインＤ間にある半導体の表面に絶縁
薄膜（酸化膜）を形成して、その上にゲート電極Ｇを形
成したＭＩＳ（ＭＯＳ）形ＦＥＴ、接合形ＦＥＴのゲー
ト長を極めて短くすることによりゲート位置におけるチ
ャンネルポテンシャルを制御できるようにした静電誘導
形トランジスタ（ＳＩＴ）等がある。バイポーラトラン
ジスタはｐーｎ接合を通しての接合電流を利用している
が、一般に、動作にトンネル電流は使用せず、絶縁ゲー
トも設けていない。また、ＦＥＴやＳＩＴでは、電流を
流す時には、その電流の通路（チャンネル）は、同一の
伝導形となり、トンネル電流が流れるような障壁は形成
されていない。スイッチングトランジスタでは、いかに
小形かつ高速で、消費電力が小さいものが作れるかが課
題である。バイポーラトランジスタでは、ベース幅が高
速さを支配し、ベース幅を小さくすると、アーリ効果の
ためトランジスタ作用しなくなるという問題がある。Ｆ
ＥＴではゲート長が高速さを支配し、そのチャンネル抵
抗およびゲート容量が問題になている。ＳＩＴでは小形
で高速となりえるがゲート電極の埋め込みに高度な技術
を必要とする。このように従来から小形で高速、かつ入
力インピーダンスが大きくて消費電力の小さなスイッチ
ング用のトランジスタの開発が望まれていた。

【０００３】

【発明が解決しようとする課題】本出願人は、先に「シ
ョットキトンネルダイオード」を発明している（特願平
３ー３２０５６５）が、このダイオードは二端子であり
制御機能をもたないので、本発明では、電流を制御する
ための第三番目の端子として、半導体と金属の接合であ
るショットキ接合、半導体のｐーｎ⁺接合、または、半
導体のｎーｐ⁺接合の上に絶縁薄膜を介してゲート電極
を設け、半導体界面付近にトンネル接合が形成できるよ
うにして、小形で高速、かつ高入力インピーダンスで低
消費電力のトランジスタを提供しようとするものであ
る。

【０００４】

【課題を解決するための手段】本発明では、半導体と金
属の接合（ショットキ接合）、半導体のｐーｎ⁺接合、
または、半導体のｎーｐ⁺接合の上に絶縁薄膜を介して
ゲート電極（絶縁ゲート）を形成し、このゲート電極に
印加する電圧Ｖｇを調節することにより、低いキャリア
濃度の半導体側（半導体と金属の接合においては、半導
体側；ｐーｎ⁺接合においては、ｐ側；ｎーｐ⁺接合にお
いては、ｎ側）に高いキャリア濃度の蓄積層を形成し
て、上記の各接合にトンネル接合を形成させ、トンネル
電流を流したり、トンネル接合を消滅させたりして、ト
ンネル接合を流れるトンネル電流を制御するようにして
いる。トンネル接合が形成されたときのトンネル接合の
幅は、１００オングストロウム程度と非常に狭いので、
ゲート電極面積が非常に小さくできる。このため小さな
ゲート容量にすることができること、さらにトンネル電
流を利用するので、温度依存性が小さく、かつ、高速に
なりえる。高速さを支配するのは、主にゲート容量とト
ンネル接合となる程度の高いキャリア濃度の蓄積層の形
成時間である。蓄積層の形成時間は、低濃度側の半導体
の濃度を１０ ¹⁷（ｃｍ^-3）とある程度高めておくとよ
い。トンネル接合を形成するには、高いキャリア濃度の
蓄積層の濃度を１０¹⁸ー１０¹⁹（ｃｍ^-3）程度にする必
要があり、高濃度側の半導体（ｐーｎ⁺接合において
は、ｎ⁺側；ｎーｐ⁺接合においては、ｐ⁺側）の濃度
は、１０¹⁹ー１０²⁰（ｃｍ^-3）程度にしておく必要があ
る。

【０００５】半導体と金属の接合（ショットキ接合）と
して、ｎ形半導体と金属とのショットキ接合を考え、そ
の上に絶縁薄膜を介してゲート電極を形成した場合、ゲ
ート電極にゲート電圧を印加しない（Ｖｇ＝０）状態で
ショットキ接合に逆方向電圧を印加すると絶縁薄膜内に
正電荷がほとんどないときには、極めて微小の逆方向飽
和電流程度のショットキ接合電流しか流れない。しか
し、ｎ形半導体に対してゲート電極に正の電圧（Ｖｇ＞
０）を印加するとｎ形半導体界面にｎ⁺蓄積層が形成さ
れて、このｎ⁺蓄積層が１０¹⁸ー１０¹⁹（ｃｍ^-3）程度
の高いキャリア濃度となった場合には、このｎ⁺蓄積層
とショットキ接合の金属との間にトンネル接合が形成さ
れる。このためショットキ接合に逆方向電圧を印加する
と形成されたトンネル接合を通りトンネル電流が流れ
る。このｎ⁺蓄積層の濃度はゲート電圧Ｖｇの大きさに
依存するので、ゲート電圧Ｖｇの制御によりトンネル電
流の大きさを制御できる。もちろん、ｎ形半導体界面に
ｎ⁺蓄積層が形成されないときには、トンネル接合は形
成されないので、例えば、ゲート電圧Ｖｇ＝０にすれ
ば、トンネル接合を消滅させることができる。ｐ形半導
体と金属の接合であるショットキ接合の場合も同様で、
ｎ形半導体と金属の接合の場合とは、印加電圧の符号が
逆になるだけの違いである。

【０００６】半導体のｐーｎ⁺接合や半導体のｎーｐ⁺接
合の上に絶縁薄膜を介してゲート電極（絶縁ゲート）を
形成した場合は、高いキャリア濃度側の半導体（ｐーｎ
⁺接合においては、ｎ⁺側；ｎーｐ⁺接合においては、ｐ⁺
側）を金属と見做したショットキ接合の場合と同様の考
え方でよい。ただ、ショットキ接合の場合のトンネル障
壁はショットキ障壁であるのに対して、ｐーｎ⁺接合や
ｎーｐ⁺接合のトンネル障壁は、半導体のバンドギャッ
プＥｇである。一般に、ショットキ障壁は半導体のバン
ドギャップＥｇに比べ小さいので、ショットキ接合の場
合を利用したトンネルトランジスタの方が、半導体同士
の接合を利用した場合より、小さなゲート電圧Ｖｇで大
きなトンネル電流を制御できる。また、あるゲート電圧
Ｖｇの下で大きなトンネル電流が流なくとも、各接合に
印加する逆方向電圧（アノードとカソード間の電圧）を
大きくすることにより、トンネル接合幅を小さくできる
ので、大きなトンネル電流とすることができる。

【０００７】

【実施例１】図１は、本発明の半導体と金属の接合（シ
ョットキ接合）を用いたトンネルトランジスタの一実施
例の平面図（ａ）、ゲート電圧Ｖｇ＝０Ｖの場合のその
平面図（ａ）におけるＸーＸからみた横断面図（ｂ）お
よびゲート電圧Ｖｇをｎ形基板（アノード）に対して正
の電圧（例えば、Ｖｇ＝１０Ｖ）を印加したときのＸー
Ｘにおける横断面図（ｃ）である。この実施例のトンネ
ルトランジスタは、例えば、次のようにして形成され
る。１×１０¹⁷ｃｍ^-3程度の不純物濃度のｎ形Ｓｉの基
板（１）表面に約０．５μｍの厚い熱酸化ＳｉＯ２膜
（６）を形成し、フォトリソグラフィにより６００μｍ
角の窓を開け、更にゲートの絶縁薄膜としての０．０８
μｍ程度の薄い熱酸化ＳｉＯ２膜（６’）を形成する。
その後、ＴｉとＡｕとを二層重ねてスパッタ形成し、中
央にショットキダイオード形成のためのに５００μｍ角
の窓（８）を開け、周囲はゲート電極（３）となるよう
にフォトリソグラフィによりパターン化する。つぎにＴ
ｉとＡｕの二層薄膜をエッチングマスクにして、ショッ
トキ接合形成のためのに５００μｍ角の窓（８）を通し
て０．０８μｍ程度の薄い熱酸化ＳｉＯ２膜（６’）を
エッチング除去する。その後、Ｍｏをスパッタ形成し、
更に、熱処理することにより、Ｓｉ面が露出した５００
μｍ角の窓（８）にモリブデンシリサイド（ＭｏＳｉ
２）（２）を形成し、このモリブデンシリサイド（２）
とｎ形Ｓｉ基板（１）との間でショットキ接合（１０）
が形成される。つぎに余分のＭｏ膜をエッチング除去す
れば、ＴｉとＡｕの二層薄膜からなるゲート電極（３）
とモリブデンシリサイド（２）とは電気的に絶縁され
る。このようにして形成されたショットキ接合（１０）
の外周辺とゲート電極（３）の内周辺とは、セルフアラ
イメント形成されるので好都合である。モリブデンシリ
サイド（２）の形成の際、このモリブデンシリサイド
（２）領域がゲートの絶縁薄膜である薄い熱酸化ＳｉＯ
２膜（６’）の下部に多少潜り込み、従ってゲート電極
（３）の下部にショットキ接合（１０）の外周辺が位置
するようになる。このため薄い熱酸化ＳｉＯ２膜（絶縁
薄膜）（６’）の耐圧の問題も解消しやすく、有効にｎ
⁺蓄積層（１１）を形成できる。つぎにプラズマＣＶＤ
により絶縁薄膜としての窒化シリコン薄膜の絶縁膜
（７）を形成し、パターン化し、さらに、モリブデンシ
リサイド（２）からオーム性接触を得るためのコンタク
ト窓（２０）を窒化シリコン薄膜の絶縁膜（７）に形成
し、アルミニウムを蒸着し、カソード電極（４）として
パターン化する。また、ｎ形Ｓｉの基板（１）をアノー
ドとして使用するため、ｎ形Ｓｉの基板（１）の裏面に
Ａｕ（Ｓｂ数％含有）を蒸着し、シンタリングによりア
ノード電極（５）を形成する。

【０００８】以上のようにして形成したトンネルトラン
ジスタを図２に示すように、ショットキ接合が逆方向バ
イアスになるようにカソード端子Ｋとアノード端子Ａに
負荷抵抗Ｒｌを通して電源電圧Ｖｂを印加しておき、ゲ
ート端子Ｇにアノード端子Ａに対して正の電圧になるよ
うにゲート電圧Ｖｇを印加していくと、図１（ｃ）に示
すように薄い熱酸化ＳｉＯ２膜（絶縁薄膜）（６’）の
下部のｎ形Ｓｉの基板（１）表面にｎ⁺蓄積層（１１）
が形成されるようになるので、モリブデンシリサイド
（２）との間に、トンネル接合（１２）が形成されるよ
うになり、トンネル電流を主体としたカソード電流Ｉｋ
が流れるようになる。図３には、このときのゲート電圧
Ｖｇをパラメータとした電源電圧Ｖｂとカソード電流Ｉ
ｋとの関係の概略図を示してある。

【０００９】以上は、半導体と金属の接合（ショットキ
接合）を用いたトンネルトランジスタの一実施例であっ
たが、半導体のｐーｎ⁺接合や半導体のｎーｐ⁺接合を用
いたトンネルトランジスタの場合は、高いキャリア濃度
側の半導体（ｐーｎ⁺接合においては、ｎ⁺側；ｎーｐ⁺
接合においては、ｐ⁺側）を金属と見做したショットキ
接合の場合と同様の考え方でよいので、図１に示した本
発明のショットキ接合を用いたトンネルトランジスタの
実施例のショットキ接合におけるモリブデンシリサイド
（２）部を高いキャリア濃度側の半導体に置き換えた構
造でよい。これらの高いキャリア濃度側のｎ⁺またはｐ⁺
半導体を形成するには、例えば、それぞれ、燐（Ｐ）ま
たはホウ素（Ｂ）をＴｉとＡｕの二層薄膜をマスクにし
て、５００μｍ角の窓（８）を通してイオン注入を行な
い、高不純物密度領域を形成すればよい。半導体のｎー
ｐ⁺接合を用いたトンネルトランジスタの場合を例に取
ると、ｎ形Ｓｉの基板（１）を用い、上述の半導体と金
属の接合（ショットキ接合）を用いたトンネルトランジ
スタの実施例と同様にしてトンネルトランジスタを作成
することができる。異なる点は、モリブデンシリサイド
（２）の形成の代わりに、高密度にホウ素（Ｂ）をイオ
ン注入するか、または不純物拡散するかである。半導体
と金属の接合（ショットキ接合）を用いたトンネルトラ
ンジスタの実施例と同様にして各端子に電圧を印加する
（図２）と、図１（ｃ）に示すように薄い熱酸化ＳｉＯ
２膜（絶縁薄膜）（６’）の下部のｎ形Ｓｉの基板
（１）表面にｎ⁺蓄積層（１１）が形成されるようにな
るので、ｐ⁺半導体との間に、トンネル接合（１２）が
形成されるようになり、トンネル電流を主体としたカソ
ード電流Ｉｋが流れるようになる。

【００１０】

【実施例２】図４は、本発明の半導体と金属の接合（シ
ョットキ接合）を用いたトンネルトランジスタの他の一
実施例の平面図である。この実施例では、上述（実施例
１）のショットキ接合を用いた場合と同様であるが、異
なる点は、ゲート電極（３）がショットキ接合（１０）
の全周になく、一部にのみある構造になっている。この
ためショットキ接合（１０）の外周のうちゲート電極
（３）がない領域で漏れ電流が生じることがあるので、
基板（１）とは異なる伝導形のガードリング層（３０）
（実際には、ガードリングの一部）を埋め込んだ構造に
している。例えば、ｎ形Ｓｉの基板（１）を用いたとき
にはｐ形のガードリング層（３０）とする。

【００１１】

【実施例３】図５は、本発明の半導体のｎーｐ⁺接合を
用いたトンネルトランジスタの他の一実施例の平面図
（ａ）、ゲート電圧Ｖｇをｎ形拡散層（アノード）
（１’）に対して正の電圧（例えば、Ｖｇ＝１０Ｖ）を
印加したときの平面図（ａ）におけるＸーＸからみた横
断面図（ｂ）である。この実施例では、上述（実施例
１）のｎーｐ⁺接合を用いた場合と同様であるが、異な
る点は次のようである。１）基板（１）としてｐ形Ｓｉ
を用いてあること。２）幾つかのトンネルトランジスタ
素子を同一の基板（１）に形成できるように素子間絶縁
を図るためｎ形拡散層（１’）を形成したこと。これは
前述（実施例１）のｎ形の基板（１）（例えば図１に示
した）に対応している。３）ｐ⁺拡散層（２’）をｎ形
拡散層（１’）の上に形成したこと。４）実施例２のよ
うに、ゲート電極（３）がｎーｐ⁺接合（１０）の全周
になく、一部にのみある構造になっていること。５）プ
レーナ形にするためアノード電極（５）を基板（１）の
表面に形成してあること。このときアノードとなるｎ形
拡散層（１’）の上に形成されたＳｉＯ２膜にコンタク
ト窓（２１）を形成し、オーム性電極としている。この
実施例のトンネルトランジスタの電気的接続法およびカ
ソード電流Ｉｋー電源電圧Ｖｂ特性は、実施例１の場合
と概略同様である。また、半導体のｐーｎ⁺接合を用い
たトンネルトランジスタの場合も、ｎとｐとを逆転すれ
ば同様に考えられる事は、言うまでもない。なお、上記
の各実施例においては、同様の作用や効果をもつ部分の
記号を同一の記号を用いて表示した。

【００１２】

【発明の効果】以上説明したように、本発明のトンネル
トランジスタは、電流を制御するために、半導体と金属
の接合であるショットキ接合、半導体のｐーｎ⁺接合、
または、半導体のｎーｐ⁺接合の上に絶縁薄膜を介して
ゲート電極を設け、ゲート印加電圧の調整により半導体
界面付近にトンネル接合が形成できるようにして、その
トンネル電流を制御するようにしたもので、スイッチン
グトランジスタなどの小形・高速化、かつ高入力インピ
ーダンス・低消費電力化および高効率化に役立つ。

【図面の簡単な説明】

【図１】本発明の半導体と金属の接合（ショットキ接
合）を用いたトンネルトランジスタの一実施例の平面図
（ａ）、ゲート電圧Ｖｇ＝０Ｖの場合のその平面図
（ａ）におけるＸーＸからみた横断面図（ｂ）およびゲ
ート電圧Ｖｇをｎ形基板（アノード）に対して正の電圧
（例えば、Ｖｇ＝１０Ｖ）を印加したときのＸーＸにお
ける横断面図（ｃ）である。

【図２】図１に示した本発明のショットキ接合を用いた
トンネルトランジスタの動作回路図を示したものであ
る。

【図３】本発明のショットキ接合を用いたトンネルトラ
ンジスタのゲート電圧Ｖｇをパラメータとした電源電圧
Ｖｂとカソード電流Ｉｋとの関係の概略図を示したもの
である。

【図４】本発明のショットキ接合を用いたトンネルトラ
ンジスタの他の実施例で、その平面図を示したものであ
る。

【図５】本発明の半導体のｎーｐ⁺接合を用いたトンネ
ルトランジスタの他の一実施例の平面図（ａ）、ゲート
電圧Ｖｇをｎ形拡散層（アノード）（１’）に対して正
の電圧（例えば、Ｖｇ＝１０Ｖ）を印加したときの平面
図（ａ）におけるＸーＸからみた横断面図（ｂ）であ
る。

【符号の説明】

１基板１’ ｎ形拡散層２モリブデンシリサイド２’ ｐ⁺拡散層３ゲート電極４カソード電極５アノード電極６厚い熱酸化ＳｉＯ２膜６’ 薄い熱酸化ＳｉＯ２膜（絶縁薄膜）７絶縁膜８窓１０ショットキ接合１１ｎ⁺蓄積層１２トンネル接合２０、２１コンタクト窓３０ガードリング層

Claims

【特許請求の範囲】

【請求項１】半導体と金属の接合、半導体のｐーｎ⁺接
合、または、半導体のｎーｐ⁺接合の上に絶縁薄膜を介
してゲート電極を設けた構造のトランジスタにおいて、
該ゲート電極の印加電圧Ｖｇの調節により、低いキャリ
ア濃度の半導体側に高いキャリア濃度の蓄積層を形成し
て、上記の各接合にトンネル接合を形成できるように
し、トンネル接合を流れるトンネル電流を制御するよう
にしたことを特徴とするトランジスタ。