JPH0637703B2 - 半導体薄膜の製法 - Google Patents
半導体薄膜の製法Info
- Publication number
- JPH0637703B2 JPH0637703B2 JP61303760A JP30376086A JPH0637703B2 JP H0637703 B2 JPH0637703 B2 JP H0637703B2 JP 61303760 A JP61303760 A JP 61303760A JP 30376086 A JP30376086 A JP 30376086A JP H0637703 B2 JPH0637703 B2 JP H0637703B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- fluorosilane
- silane
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は半導体薄膜の製法に関し、特に配向性にすぐれ
た半導体薄膜の低温形成に関する。
た半導体薄膜の低温形成に関する。
［背景技術］ 半導体装置には結晶質や非晶質の半導体薄膜が利用され
ている。結晶質の半導体薄膜において、多結晶や微結晶
（たとえば微結晶シリコン）の薄膜が多数検討されてい
る。これらは、通常、基板上に形成されるが、基板が単
結晶でない場合には、形成される薄膜は無配向となりや
すい。
ている。結晶質の半導体薄膜において、多結晶や微結晶
（たとえば微結晶シリコン）の薄膜が多数検討されてい
る。これらは、通常、基板上に形成されるが、基板が単
結晶でない場合には、形成される薄膜は無配向となりや
すい。
しかして、もし、これらの薄膜に自由に配向性を付与す
ることができれば、電気的な性質や光学的に性質に異方
性を与えることが可能となるから、新たな機能の発現を
導き得ることにつながり、その意義は極めて大きい。
ることができれば、電気的な性質や光学的に性質に異方
性を与えることが可能となるから、新たな機能の発現を
導き得ることにつながり、その意義は極めて大きい。
従来、ガラスや高分子フィルムのような非単結晶の基板
上に配向性を有する半導体薄膜を形成する技術が要求さ
れていた。
上に配向性を有する半導体薄膜を形成する技術が要求さ
れていた。
本発明者はシランおよびフロロシランの光分解（光CVD
法）することにより低温で配向性を有する半導体薄膜を
得る技術を基本的に完成し、先に提案した（特願昭60-2
15173 号（特開昭62-76612号））。
法）することにより低温で配向性を有する半導体薄膜を
得る技術を基本的に完成し、先に提案した（特願昭60-2
15173 号（特開昭62-76612号））。
しかしながら、光CVD 法では、膜形成時間が長くなるに
つれて、わずかずつではあるが光透過窓が曇り、光の透
過量が徐徐に低下するという実用上の問題点があった。
つれて、わずかずつではあるが光透過窓が曇り、光の透
過量が徐徐に低下するという実用上の問題点があった。
本発明者らは、この問題を解決すべくさらに検討を進め
た結果、フロロシランとシランの混合ガスに水素を５倍
量以上加えた原料ガスを用いることにより300 ℃以下の
基板温度においてさえも、配向性を有する半導体薄膜が
光CVD よりも大面積化、高速製造性において、実用性の
高い放電分解によって、基板上に配向性よく成長するこ
とを見出し、本発明を完成した。
た結果、フロロシランとシランの混合ガスに水素を５倍
量以上加えた原料ガスを用いることにより300 ℃以下の
基板温度においてさえも、配向性を有する半導体薄膜が
光CVD よりも大面積化、高速製造性において、実用性の
高い放電分解によって、基板上に配向性よく成長するこ
とを見出し、本発明を完成した。
［発明の開示］ 本発明は、シラン、フロロシラン、および（シラン＋フ
ロロシラン）の５倍量以上、さらに好ましくは10倍量以
上の水素からなる混合ガスを放電分解して加熱された単
結晶または非単結晶基板上に配向性の半導体薄膜を形成
することを特徴とする半導体薄膜の製法、を要旨とする
ものである。
ロロシラン）の５倍量以上、さらに好ましくは10倍量以
上の水素からなる混合ガスを放電分解して加熱された単
結晶または非単結晶基板上に配向性の半導体薄膜を形成
することを特徴とする半導体薄膜の製法、を要旨とする
ものである。
以下、本発明を詳細に説明する。
本発明においては、シランとして、SimH2m+2（ m＝１〜
３の整数）で表されるモノシラン、ジシラン、トリシラ
ンなどが有効に用いられる。また、フロロシランとして
は、 SiH4-n Fn（ n＝１〜４の整数）で表されるフロロ
モノシランまたはSi2F6 が有効に用いられる。
３の整数）で表されるモノシラン、ジシラン、トリシラ
ンなどが有効に用いられる。また、フロロシランとして
は、 SiH4-n Fn（ n＝１〜４の整数）で表されるフロロ
モノシランまたはSi2F6 が有効に用いられる。
さらに、本発明においてはIII族化合物またはＶ族化合
物を共存させることによりｐ型またはｎ型の不純物ドー
ピングができる。
物を共存させることによりｐ型またはｎ型の不純物ドー
ピングができる。
ここで用いられるIII族またはＶ族の化合物としては、I
II族またはＶ族の元素の水素化物が好ましく、その具体
的な示例としてはジボラン(B2H6)、ホスフィン(PH3) 、
アルシン(AsH3)などが挙げられる。
II族またはＶ族の元素の水素化物が好ましく、その具体
的な示例としてはジボラン(B2H6)、ホスフィン(PH3) 、
アルシン(AsH3)などが挙げられる。
本発明において、半導体薄膜を形成させるべき基板とし
ては、単結晶または非単結晶のいずれの材料をも用いる
ことができる。
ては、単結晶または非単結晶のいずれの材料をも用いる
ことができる。
しかして、単結晶材料、とくに表面を清浄にしたシリコ
ン基板を用いると半導体薄膜は該清浄表面からエピタキ
シャル成長したものとなる。一方、非単結晶材料を用い
る場合には、本発明の原料ガス組成において〈110〉方
向によく配向した半導体薄膜を得ることができる。特
に、此の後者の場合は産業上極めて重要な意義を有する
ことを指摘したい。何故なら、従来技術によれば、非単
結晶材料を用いると形成される薄膜は通常無配向となる
ところ、本発明によれば自由に配向性を付与することが
出来、異方性を有する半導体薄膜を形成することが期待
されるからである。
ン基板を用いると半導体薄膜は該清浄表面からエピタキ
シャル成長したものとなる。一方、非単結晶材料を用い
る場合には、本発明の原料ガス組成において〈110〉方
向によく配向した半導体薄膜を得ることができる。特
に、此の後者の場合は産業上極めて重要な意義を有する
ことを指摘したい。何故なら、従来技術によれば、非単
結晶材料を用いると形成される薄膜は通常無配向となる
ところ、本発明によれば自由に配向性を付与することが
出来、異方性を有する半導体薄膜を形成することが期待
されるからである。
なお、本発明の半導体薄膜の形成条件においては、基板
温度は約200 ℃と低いので、この温度条件に耐える多数
の各種材料が有効に用いられると云う利点もある。
温度は約200 ℃と低いので、この温度条件に耐える多数
の各種材料が有効に用いられると云う利点もある。
本発明は、フロロシラン、シランおよび過剰量の水素か
らなる混合ガス、好ましくはシランとフロロシランに対
して５倍量以上、さらに好ましくは10倍量以上の水素を
含む混合ガスを、放電により分解し、加熱された結晶性
基板または非結晶性基板上に半導体薄膜を形成する方法
である。
らなる混合ガス、好ましくはシランとフロロシランに対
して５倍量以上、さらに好ましくは10倍量以上の水素を
含む混合ガスを、放電により分解し、加熱された結晶性
基板または非結晶性基板上に半導体薄膜を形成する方法
である。
本発明における放電分解は高周波グロー放電、直流グロ
ー放電、マイクロ波放電などを有効に利用することがで
きる。
ー放電、マイクロ波放電などを有効に利用することがで
きる。
本発明においては、上記の如く、フロロシランとシラン
に対して５倍量以上の水素を共存させた状態で放電分解
することが好ましいのであるが、さらに好ましくは、シ
ランとフロロシランに対して10倍量以上の水素を混合し
たガスを放電分解するものである。
に対して５倍量以上の水素を共存させた状態で放電分解
することが好ましいのであるが、さらに好ましくは、シ
ランとフロロシランに対して10倍量以上の水素を混合し
たガスを放電分解するものである。
この混合ガス比については半導体薄膜を形成する薄膜形
成装置への原料ガス供給流量（容量）比で表わすことが
便利である。好ましい流量比の範囲はつぎの通りであ
る。すなわち、フロロシラン/シラン＝0.5 〜50、特に
好ましくは１〜20である。必要に応じてIII族またはＶ
族の化合物を添加することができるが、これらの添加量
はIII族またはＶ族の化合物/（シラン＋フロロシラン）
の比の値は1*10-7〜0.1 で充分である。また、水素/
（フロロシラン＋シラン）は５以上である。蓋し、配向
性にすぐれた半導体薄膜は水素添加量の多い領域で形成
されやすい傾向にあるからである。但し、水素添加量を
多くしすぎると、該半導体薄膜の成長速度が低下するの
で好ましくないので、本発明において好ましい水素/
（フロロシラン＋シラン）混合比は５〜100 であり、さ
らに好ましくは10〜50であり、特に好ましくは12〜30の
範囲である。
成装置への原料ガス供給流量（容量）比で表わすことが
便利である。好ましい流量比の範囲はつぎの通りであ
る。すなわち、フロロシラン/シラン＝0.5 〜50、特に
好ましくは１〜20である。必要に応じてIII族またはＶ
族の化合物を添加することができるが、これらの添加量
はIII族またはＶ族の化合物/（シラン＋フロロシラン）
の比の値は1*10-7〜0.1 で充分である。また、水素/
（フロロシラン＋シラン）は５以上である。蓋し、配向
性にすぐれた半導体薄膜は水素添加量の多い領域で形成
されやすい傾向にあるからである。但し、水素添加量を
多くしすぎると、該半導体薄膜の成長速度が低下するの
で好ましくないので、本発明において好ましい水素/
（フロロシラン＋シラン）混合比は５〜100 であり、さ
らに好ましくは10〜50であり、特に好ましくは12〜30の
範囲である。
混合ガスの形成方法は臨界的な因子ではなく特に限定さ
れるものではない。たとえば、該形成装置外であらかじ
め混合したガスを導入することや、該形成装置内細で、
上記の希釈度合を満足すべく水素やIII族またはＶ族の
化合物を混合することのいずれも有用である。もちろ
ん、水素希釈および/ またはIII族またはＶ族の化合物
を添加混合されたフロロシランやシランを使用すること
はなんら支障がない。
れるものではない。たとえば、該形成装置外であらかじ
め混合したガスを導入することや、該形成装置内細で、
上記の希釈度合を満足すべく水素やIII族またはＶ族の
化合物を混合することのいずれも有用である。もちろ
ん、水素希釈および/ またはIII族またはＶ族の化合物
を添加混合されたフロロシランやシランを使用すること
はなんら支障がない。
本発明において、放電分解に用いる電力を発生する電源
も臨界的な条件ではなく特に限定されるものではない。
具体的示例としては、高周波電源、直流高圧電源、マイ
クロ波電源などが有用である。
も臨界的な条件ではなく特に限定されるものではない。
具体的示例としては、高周波電源、直流高圧電源、マイ
クロ波電源などが有用である。
さらに本発明において、放電分解時の混合ガス圧力や供
給電力については特に臨界的に限定される条件はない。
これらの条件は該半導体薄膜の成長速度に影響を与える
ものであり、成長速度に応じて基板温度を適宜変更する
ことで配向性にすぐれた該半導体薄膜を効果的に成長さ
せることができる。
給電力については特に臨界的に限定される条件はない。
これらの条件は該半導体薄膜の成長速度に影響を与える
ものであり、成長速度に応じて基板温度を適宜変更する
ことで配向性にすぐれた該半導体薄膜を効果的に成長さ
せることができる。
さらに本発明のすぐれた特徴の一つとして配向性にすぐ
れた半導体薄膜を形成する温度が従来の方法に比較して
極めて低いことが挙げられる。
れた半導体薄膜を形成する温度が従来の方法に比較して
極めて低いことが挙げられる。
［発明を実施するための好ましい形態］ つぎに本発明の実施の態様についてしるす。放電手段、
基板導入手段、基盤保持手段、基板加熱手段、ガス導入
手段、真空排気手段を少なくとも有する薄膜形成装置内
に洗浄およびまたはエッチングにより表面を清浄にした
単結晶もしくは非単結晶材料の基板を設置し真空排気下
基板を100 〜400 ℃に加熱する。原料ガスはシランに対
するフロロシランの流量比を１〜10および（フロロシラ
ン＋シラン）に対する水素の流量比を10倍以上として、
また、必要に応じて、III族またはＶ族化合物を添加す
るときには、（シラン＋フロロシラン）に対するIII族
化合物またはＶ族化合物の添加量比は1*10-7〜0.1 と
し、該装置に供給される。真空排気手段で該装置内の圧
力を５Torr以下として、１〜100 W で放電を開始する。
放電開始と共に薄膜の形成が始まるので成膜速度を考慮
にいれて必要膜厚になる時間において放電をとめる。ま
た、膜厚モニターによって膜厚を計測しつつ、成膜時間
を決めることもできる。
基板導入手段、基盤保持手段、基板加熱手段、ガス導入
手段、真空排気手段を少なくとも有する薄膜形成装置内
に洗浄およびまたはエッチングにより表面を清浄にした
単結晶もしくは非単結晶材料の基板を設置し真空排気下
基板を100 〜400 ℃に加熱する。原料ガスはシランに対
するフロロシランの流量比を１〜10および（フロロシラ
ン＋シラン）に対する水素の流量比を10倍以上として、
また、必要に応じて、III族またはＶ族化合物を添加す
るときには、（シラン＋フロロシラン）に対するIII族
化合物またはＶ族化合物の添加量比は1*10-7〜0.1 と
し、該装置に供給される。真空排気手段で該装置内の圧
力を５Torr以下として、１〜100 W で放電を開始する。
放電開始と共に薄膜の形成が始まるので成膜速度を考慮
にいれて必要膜厚になる時間において放電をとめる。ま
た、膜厚モニターによって膜厚を計測しつつ、成膜時間
を決めることもできる。
［発明の効果］ 本発明において得られる配向性にすぐれた半導体薄膜は
基板の温度が300 ℃以下の低温、さらには200 ℃以下と
いうきわめて低い温度においても形成されるものであ
る。高集積化のために、半導体薄膜や半導体装置の低温
形成技術が熱望されている半導体装置の製造分野に対し
て、本発明は極めて有用な技術を提供するものである。
基板の温度が300 ℃以下の低温、さらには200 ℃以下と
いうきわめて低い温度においても形成されるものであ
る。高集積化のために、半導体薄膜や半導体装置の低温
形成技術が熱望されている半導体装置の製造分野に対し
て、本発明は極めて有用な技術を提供するものである。
また本発明は、光CVD 法のように、増感剤たる有害な水
銀を必要としないので公害防止面からもすぐれた技術で
ある。さらに、光CVD 法よりも高速成膜が達成されるの
で、実用面からもすぐれた技術と云わざるを得ない。
銀を必要としないので公害防止面からもすぐれた技術で
ある。さらに、光CVD 法よりも高速成膜が達成されるの
で、実用面からもすぐれた技術と云わざるを得ない。
［実施例１］ 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基盤加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄剤のｎ
型シリコンウエハ−〈110〉を基板導入取り出し室から
基板導入取り出し手段を用いて導入し基板保持手段に設
置した。真空排気手段で真空排気しつつ基板加熱手段に
より該基板250 ℃に加熱した。モノシラン/ ジフロロシ
ラン/ 水素を1/5/100 の流量比で導入し、真空排気手段
に設備されている圧力調節機構で薄膜形成装置内の圧力
を１Torrに調節保持した。基板の温度および薄膜形成装
置内の圧力が一定となった時、高周波電力導入手段によ
り放電電極に20W の高周波電力を印加しグロー放電を開
始した。膜厚が約6000Ａになった時に放電を停止する。
平均の成膜速度は0.4 A/s であった。冷却後基板を取り
出して観察したところ、基板面は曇りの全くない鏡面で
あった。表面を反射電子線回折（RHEED）により観察し
て、基板と同一のストリーク状のラウエ斑点を得て、該
表面から単結晶薄膜がエピタキシャル成長していること
を確認した。比抵抗は100 Ω・cm以上であった。
手段、基板保持手段、基盤加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄剤のｎ
型シリコンウエハ−〈110〉を基板導入取り出し室から
基板導入取り出し手段を用いて導入し基板保持手段に設
置した。真空排気手段で真空排気しつつ基板加熱手段に
より該基板250 ℃に加熱した。モノシラン/ ジフロロシ
ラン/ 水素を1/5/100 の流量比で導入し、真空排気手段
に設備されている圧力調節機構で薄膜形成装置内の圧力
を１Torrに調節保持した。基板の温度および薄膜形成装
置内の圧力が一定となった時、高周波電力導入手段によ
り放電電極に20W の高周波電力を印加しグロー放電を開
始した。膜厚が約6000Ａになった時に放電を停止する。
平均の成膜速度は0.4 A/s であった。冷却後基板を取り
出して観察したところ、基板面は曇りの全くない鏡面で
あった。表面を反射電子線回折（RHEED）により観察し
て、基板と同一のストリーク状のラウエ斑点を得て、該
表面から単結晶薄膜がエピタキシャル成長していること
を確認した。比抵抗は100 Ω・cm以上であった。
［実施例２］ 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄剤のガ
ラス板を基板導入取り出し室から基板導入取り出し手段
を用いて導入し基板保持手段に設置した。真空排気手段
で真空排気しつつ基板加熱手段により該基板を200 ℃に
加熱した。モノシラン/ ジフロロラン/水素を1/6/120
の流量比で導入し、真空排気手段に設備されている圧力
調節機構で薄膜形成装置内の圧力を３Torrに調節保持し
た。基板の温度および薄膜形成装置内の圧力が一定とな
った時、高周波電力導入手段により放電電極に30W の高
周波電力を印加しグロー放電を開始した。膜厚が約5000
Ａになった時に放電を停止する。平均の成膜速度は1A/s
であった。冷却後基板を取り出して観察したところ、
基板面の曇りの全くない鏡面であった。Ｘ線回折（XRD
）により観察して〈110〉方向によく配向した半導体薄
膜であることが確認された。
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄剤のガ
ラス板を基板導入取り出し室から基板導入取り出し手段
を用いて導入し基板保持手段に設置した。真空排気手段
で真空排気しつつ基板加熱手段により該基板を200 ℃に
加熱した。モノシラン/ ジフロロラン/水素を1/6/120
の流量比で導入し、真空排気手段に設備されている圧力
調節機構で薄膜形成装置内の圧力を３Torrに調節保持し
た。基板の温度および薄膜形成装置内の圧力が一定とな
った時、高周波電力導入手段により放電電極に30W の高
周波電力を印加しグロー放電を開始した。膜厚が約5000
Ａになった時に放電を停止する。平均の成膜速度は1A/s
であった。冷却後基板を取り出して観察したところ、
基板面の曇りの全くない鏡面であった。Ｘ線回折（XRD
）により観察して〈110〉方向によく配向した半導体薄
膜であることが確認された。
Claims (7)
- 【請求項１】シラン、フロロシラン、および（シラン＋
フロロシラン）の５倍量以上の水素からなる混合ガスを
放電分解して基板上に形成することを特徴とする半導体
薄膜の製法 - 【請求項２】放電分解せしめられる混合ガスの組成比は
シラン、フロロシランにたいして水素は10倍量以上であ
る特許請求の範囲第１項記載の製法 - 【請求項３】混合ガスにIII族化合物若しくはＶ族化合
物が添加される特許請求の範囲第１項記載の製法。 - 【請求項４】フロロシランが SiH4-n Fn（ n＝１〜４の
整数）で表されるフロロモノシランまたはSi2F6 である
特許請求の範囲第１項記載の製法。 - 【請求項５】シランがSimH2m+2（ m＝１〜３の整数）で
ある特許請求の範囲第１項記載の製法。 - 【請求項６】基板が単結晶材料または非単結晶材料から
なる基板である特許請求の範囲第１項記載の製法 - 【請求項７】シラン、フロロシラン、および（シラン＋
フロロシラン）の５倍量以上の水素からなる混合ガスを
グロー放電により分解し、加熱された単結晶基板または
非単結晶基板上に形成する特許請求の範囲第１項記載の
製法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303760A JPH0637703B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体薄膜の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61303760A JPH0637703B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体薄膜の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157872A JPS63157872A (ja) | 1988-06-30 |
| JPH0637703B2 true JPH0637703B2 (ja) | 1994-05-18 |
Family
ID=17924941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61303760A Expired - Lifetime JPH0637703B2 (ja) | 1986-12-22 | 1986-12-22 | 半導体薄膜の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637703B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0388321A (ja) * | 1989-08-31 | 1991-04-12 | Tonen Corp | 多結晶シリコン薄膜 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767020A (en) * | 1980-10-15 | 1982-04-23 | Agency Of Ind Science & Technol | Thin silicon film and its manufacture |
| JPS6189624A (ja) * | 1984-10-09 | 1986-05-07 | Canon Inc | 堆積膜形成法 |
| US4637895A (en) * | 1985-04-01 | 1987-01-20 | Energy Conversion Devices, Inc. | Gas mixtures for the vapor deposition of semiconductor material |
-
1986
- 1986-12-22 JP JP61303760A patent/JPH0637703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63157872A (ja) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965094B2 (ja) | 堆積膜形成方法 | |
| EP0417942B1 (en) | Manufacture of polycrystalline silicon thin films and of transistors therefrom | |
| JPS6276612A (ja) | 半導体薄膜の製造方法 | |
| JPH0637703B2 (ja) | 半導体薄膜の製法 | |
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JP3116403B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0817738A (ja) | 結晶性半導体薄膜形成方法 | |
| JPH07221026A (ja) | 高品質半導体薄膜の形成方法 | |
| EP0243074A2 (en) | Process for forming deposited film | |
| JPH0733317B2 (ja) | ｎ型単結晶薄膜の製法 | |
| JPH0733316B2 (ja) | 単結晶薄膜の製法 | |
| JPH0733318B2 (ja) | ｐ型単結晶薄膜の製法 | |
| JP2618407B2 (ja) | 単結晶合金薄膜の製法 | |
| JPH0733319B2 (ja) | 単結晶薄膜の製法 | |
| JP2618408B2 (ja) | 単結晶合金膜の製法 | |
| JPS6278191A (ja) | 単結晶薄膜の製造方法 | |
| JP2649221B2 (ja) | 堆積膜形成法 | |
| JPH04349615A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2728874B2 (ja) | 半導体装置の製法 | |
| JPH0547519B2 (ja) | ||
| JP3428768B2 (ja) | 多結晶Ｓｉ薄膜の堆積法 | |
| JPS6278193A (ja) | Ｐ型単結晶薄膜の製造方法 | |
| JP2547741B2 (ja) | 堆積膜製造装置 | |
| JPH0465145B2 (ja) | ||
| JPS6041453B2 (ja) | 微結晶化非晶質シリコン膜の生成方法 |