JPH0638482B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0638482B2 JPH0638482B2 JP62268475A JP26847587A JPH0638482B2 JP H0638482 B2 JPH0638482 B2 JP H0638482B2 JP 62268475 A JP62268475 A JP 62268475A JP 26847587 A JP26847587 A JP 26847587A JP H0638482 B2 JPH0638482 B2 JP H0638482B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- titanium silicide
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にソース・ド
レインを構成する拡散層の形成方法に関する。
レインを構成する拡散層の形成方法に関する。
従来、ＣＭＯＳ型半導体装置のＬＤＤ構造を有するソー
ス・ドレイン拡散層のシート抵抗を小さくし、動作速度
を速めるために、ソース・ドレイン拡散層上にチタンシ
リサイド膜を形成する方法が用いられている（例えば特
開昭６１−２８７２２７号公報）。この場合、高濃度の
拡散層を形成するための不純物のイオン注入は、チタン
シリサイド膜形成直後に行なわれていた。
ス・ドレイン拡散層のシート抵抗を小さくし、動作速度
を速めるために、ソース・ドレイン拡散層上にチタンシ
リサイド膜を形成する方法が用いられている（例えば特
開昭６１−２８７２２７号公報）。この場合、高濃度の
拡散層を形成するための不純物のイオン注入は、チタン
シリサイド膜形成直後に行なわれていた。
上述した従来のＣＭＯＳ型半導体装置の製造方法におい
ては、高濃度拡散層を半導体基板に形成するために、ア
ルミニウム（Ａ１）又はレジストをマスクとして不純物
をイオン注入している。しかしながら、アルミニウム又
はレジストを直接チタンシリサイド膜上に形成してマス
クとして、不純物のイオン注入を行なう場合、チタンシ
リサイド膜とアルミニウムとが反応してチタンシリサイ
ド膜が変質したり、又はレジストを除去する際の酸素プ
ラズマ処理によりチタンシリサイド膜が酸化して変質し
チタンシリサイド膜の抵抗が大きくなり、半導体装置の
信頼性が低下するという欠点がある。
ては、高濃度拡散層を半導体基板に形成するために、ア
ルミニウム（Ａ１）又はレジストをマスクとして不純物
をイオン注入している。しかしながら、アルミニウム又
はレジストを直接チタンシリサイド膜上に形成してマス
クとして、不純物のイオン注入を行なう場合、チタンシ
リサイド膜とアルミニウムとが反応してチタンシリサイ
ド膜が変質したり、又はレジストを除去する際の酸素プ
ラズマ処理によりチタンシリサイド膜が酸化して変質し
チタンシリサイド膜の抵抗が大きくなり、半導体装置の
信頼性が低下するという欠点がある。
本発明の目的は、チタンシリサイド膜の変質がなく、信
頼性の向上した半導体装置の製造方法を提供することに
ある。
頼性の向上した半導体装置の製造方法を提供することに
ある。
本発明の半導体装置の製造方法は、半導体基板上にゲー
ト酸化膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして不純物をイオン注入し前記半導
体基板に低濃度拡散層を形成する工程と、前記低濃度拡
散層を含む全面に絶縁膜を形成したのち異方性エッチン
グ法によりエッチングし前記ゲート電極の側面に絶縁膜
からなるサイドウオールを形成する工程と、全面にチタ
ン膜を形成したのちアニールし前記低濃度拡散層上にチ
タンシリサイド膜を形成したのち未反応のチタン膜を除
去する工程と、全面にシリコン酸化膜を形成したのち該
シリコン酸化膜及び前記チタンシリサイド膜を通して不
純物をイオン注入し前記低濃度拡散層内に高濃度拡散層
を形成する工程とを含んで構成される。
ト酸化膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして不純物をイオン注入し前記半導
体基板に低濃度拡散層を形成する工程と、前記低濃度拡
散層を含む全面に絶縁膜を形成したのち異方性エッチン
グ法によりエッチングし前記ゲート電極の側面に絶縁膜
からなるサイドウオールを形成する工程と、全面にチタ
ン膜を形成したのちアニールし前記低濃度拡散層上にチ
タンシリサイド膜を形成したのち未反応のチタン膜を除
去する工程と、全面にシリコン酸化膜を形成したのち該
シリコン酸化膜及び前記チタンシリサイド膜を通して不
純物をイオン注入し前記低濃度拡散層内に高濃度拡散層
を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図であり、本発
明をＣＭＯＳ型半導体装置に適用した場合を示してい
る。
めの工程順に示した半導体チップの断面図であり、本発
明をＣＭＯＳ型半導体装置に適用した場合を示してい
る。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
０の表面にリン（Ｐ）をイオン注入し、その後、熱処理
を行なってＮウェル１１を形成する。次にボロン（Ｂ）
をイオン注入してチャンネルストッパー１２を形成した
のち、選択酸化法によりフィールド酸化膜１３を成長さ
せる。次に、熱酸化法により活性領域にゲート酸化膜１
４を形成したのち、このゲート酸化膜１４上にポリシリ
コンを成長させパターニングしてゲート電極１５を形成
する。そしてＰチャネル側においては、ボロン（Ｂ）を
３０ｋｅＶ，１〜５×１０13cm−２のエネルギーとドー
ズ量で注入し、Ｎチャネル側においてはリン（Ｐ）を４
０ｋｅＶ，５〜１０×１０13cm−２のエネルギーとドー
ズ量で注入してそれぞれＰ−拡散層１７とＮ−拡散層１
６を形成する。次に、化学気相成長法によりシリコン酸
化膜を成長させたのち、反応性イオンエッチング法によ
りこのシリコン酸化膜を全面異方性エッチングを行な
い、ゲート電極１５の両側にサイドウォール１８を形成
する。
０の表面にリン（Ｐ）をイオン注入し、その後、熱処理
を行なってＮウェル１１を形成する。次にボロン（Ｂ）
をイオン注入してチャンネルストッパー１２を形成した
のち、選択酸化法によりフィールド酸化膜１３を成長さ
せる。次に、熱酸化法により活性領域にゲート酸化膜１
４を形成したのち、このゲート酸化膜１４上にポリシリ
コンを成長させパターニングしてゲート電極１５を形成
する。そしてＰチャネル側においては、ボロン（Ｂ）を
３０ｋｅＶ，１〜５×１０13cm−２のエネルギーとドー
ズ量で注入し、Ｎチャネル側においてはリン（Ｐ）を４
０ｋｅＶ，５〜１０×１０13cm−２のエネルギーとドー
ズ量で注入してそれぞれＰ−拡散層１７とＮ−拡散層１
６を形成する。次に、化学気相成長法によりシリコン酸
化膜を成長させたのち、反応性イオンエッチング法によ
りこのシリコン酸化膜を全面異方性エッチングを行な
い、ゲート電極１５の両側にサイドウォール１８を形成
する。
次に、第１図（ｂ）に示すように、シリコン基板全面に
チタン（Ｔｉ）をスパッタ法により４００〜８００Åの
膜厚に形成したのち、窒素雰囲気中でランプアニールに
より約６００℃に加熱しチタンシリサイド膜１９を形成
したのち、アンモニアと過酸化水素水及び水の混合液に
より未反応のチタンを除去する。続いて窒素雰囲気中で
ランプアニールにより約８００℃に加熱しこのチタンシ
リサイド膜１９を低抵抗化する。その後、シラン（Ｈｉ
Ｈ４）と酸素（Ｏ２）を反応ガスとして用いた基板温度
４００℃の常圧熱化学気相成長法により、シリコン酸化
膜２０を約２００Åの膜厚でシリコン基板全面に成長さ
せる。
チタン（Ｔｉ）をスパッタ法により４００〜８００Åの
膜厚に形成したのち、窒素雰囲気中でランプアニールに
より約６００℃に加熱しチタンシリサイド膜１９を形成
したのち、アンモニアと過酸化水素水及び水の混合液に
より未反応のチタンを除去する。続いて窒素雰囲気中で
ランプアニールにより約８００℃に加熱しこのチタンシ
リサイド膜１９を低抵抗化する。その後、シラン（Ｈｉ
Ｈ４）と酸素（Ｏ２）を反応ガスとして用いた基板温度
４００℃の常圧熱化学気相成長法により、シリコン酸化
膜２０を約２００Åの膜厚でシリコン基板全面に成長さ
せる。
次に、第１図（ｃ）に示すように、アルミニウムからな
るマスク２１をＮチャネル側のみに形成したのち、この
マスク２１を用いＰチャネル側のみにボロンをエネルギ
ー３０ｋｅＶ、ドーズ量５〜１０×１０15cm−２の条件
でイオン注入してＰ＋拡散層２２を形成する。
るマスク２１をＮチャネル側のみに形成したのち、この
マスク２１を用いＰチャネル側のみにボロンをエネルギ
ー３０ｋｅＶ、ドーズ量５〜１０×１０15cm−２の条件
でイオン注入してＰ＋拡散層２２を形成する。
次に、第１図（ｄ）に示すように、マスク２１をリン酸
溶液によりエッチングし除去した後、Ｐチャネル側のみ
に再びアルミニウムからなるマスク２１Ａを形成し、こ
のマスクを用いてＮチャネル側のみにヒ素（Ａｓ）をエ
ネルギー７０〜１００ｋｅＶ、ドーズ量５〜１０×１０
15cm−２の条件でイオン注入してＮ＋拡散層２４を形成
することによりＬＤＤ構造のソース・ドレイン拡散層を
完成させる。
溶液によりエッチングし除去した後、Ｐチャネル側のみ
に再びアルミニウムからなるマスク２１Ａを形成し、こ
のマスクを用いてＮチャネル側のみにヒ素（Ａｓ）をエ
ネルギー７０〜１００ｋｅＶ、ドーズ量５〜１０×１０
15cm−２の条件でイオン注入してＮ＋拡散層２４を形成
することによりＬＤＤ構造のソース・ドレイン拡散層を
完成させる。
以下第１図（ｅ）に示すように、リンガラス（ＰＳＧ）
膜２５を常圧熱化学気相成長法により成長させ、９００
℃の温度で窒素雰囲気中で炉アニールを行なった後、コ
ンタクトホールを反応性イオンエッチングにより形成
し、スパッタ法によりアルミニウム膜を成長し、パター
ニングしてアルミ電極２６を形成してＣＭＯＳ型半導体
装置を完成させる。
膜２５を常圧熱化学気相成長法により成長させ、９００
℃の温度で窒素雰囲気中で炉アニールを行なった後、コ
ンタクトホールを反応性イオンエッチングにより形成
し、スパッタ法によりアルミニウム膜を成長し、パター
ニングしてアルミ電極２６を形成してＣＭＯＳ型半導体
装置を完成させる。
このように本実施例によれば、チタンシリサイド膜１９
上にシリコン酸化膜２０を形成したのちにアルミニウム
からなるマスク２１，２１Ａを形成して不純物のイオン
注入を行なうため、アルミニウムとチタンシリサイド膜
との反応は防止される。従ってチタンシリサイド膜１９
の変質は生ずることはない。
上にシリコン酸化膜２０を形成したのちにアルミニウム
からなるマスク２１，２１Ａを形成して不純物のイオン
注入を行なうため、アルミニウムとチタンシリサイド膜
との反応は防止される。従ってチタンシリサイド膜１９
の変質は生ずることはない。
また、イオン注入のマスクとしてレジストを用いた場合
においても、レジスト除去に用いる酸素プラズマが直接
チタンシリサイド膜に接触することがないため、チタン
シリサイド膜が酸化されることはなくなる。更に不純物
のイオン注入の際の汚染物質がチタンシリサイド膜中の
混入することもなくなる。
においても、レジスト除去に用いる酸素プラズマが直接
チタンシリサイド膜に接触することがないため、チタン
シリサイド膜が酸化されることはなくなる。更に不純物
のイオン注入の際の汚染物質がチタンシリサイド膜中の
混入することもなくなる。
尚、上記実施例においてはチタンシリサイド膜上のシリ
コン酸化膜を気相成長法により約２００Åの厚さに形成
した場合について説明したが、基板温度を４００℃と
し、石英ターゲットを用いたＲＦスパッタ法により形成
してもよく、その厚さは１００〜３００Å程度が好まし
い。ＰＦスパッタ法により形成されるシリコン酸化膜
は、気相成長法により形成されるものより緻密となるた
め、不純物のイオン注入のマスクとして用いるアルミニ
ウムに対するバリア性が高くなる。更に、気相成長法の
場合のように、チタンシリサイド膜は酸素などの酸化性
ガスに触れることかないため、チタンシリサイド膜の変
質はより防止される。
コン酸化膜を気相成長法により約２００Åの厚さに形成
した場合について説明したが、基板温度を４００℃と
し、石英ターゲットを用いたＲＦスパッタ法により形成
してもよく、その厚さは１００〜３００Å程度が好まし
い。ＰＦスパッタ法により形成されるシリコン酸化膜
は、気相成長法により形成されるものより緻密となるた
め、不純物のイオン注入のマスクとして用いるアルミニ
ウムに対するバリア性が高くなる。更に、気相成長法の
場合のように、チタンシリサイド膜は酸素などの酸化性
ガスに触れることかないため、チタンシリサイド膜の変
質はより防止される。
以上説明したように本発明は、チタンシリサイド膜が形
成された半導体基板上に、化学気相成長法又はスパッタ
法によりシリコン酸化膜を形成したのち不純物のイオン
注入を行ない高濃度拡散層を形成することにより、不純
物イオン注入のマスクとしてアルミニウム膜またはレジ
スト膜を使用してもこのシリコン酸化膜がバリアとなっ
ているため、アルミニウムとチタンシリサイド膜は反応
することはなくなり、又レジスト除去の時の酸素プラズ
マ処理によってもチタンシリサイド膜は酸化して変質す
ることはなくなる。従って信頼性の高い半導体装置を製
造できる効果がある。
成された半導体基板上に、化学気相成長法又はスパッタ
法によりシリコン酸化膜を形成したのち不純物のイオン
注入を行ない高濃度拡散層を形成することにより、不純
物イオン注入のマスクとしてアルミニウム膜またはレジ
スト膜を使用してもこのシリコン酸化膜がバリアとなっ
ているため、アルミニウムとチタンシリサイド膜は反応
することはなくなり、又レジスト除去の時の酸素プラズ
マ処理によってもチタンシリサイド膜は酸化して変質す
ることはなくなる。従って信頼性の高い半導体装置を製
造できる効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 １０……Ｐ型シリコン基板、１１……Ｎウェル、１２…
…チャンネルストッパー、１３……フィールド酸化膜、
１４……ゲート酸化膜、１５……ゲート電極、１６……
Ｎ−拡散層、１７……Ｐ−拡散層、１８……サイドウォ
ール、１９……チタンシリサイド膜、２０……シリコ酸
化膜、２１，２１Ａ……マスク、２２……Ｐ＋拡散層、
２４……Ｎ＋拡散層、２５……ＰＳＧ膜、２６……アル
ミ電極。
めの工程順に示した半導体チップの断面図である。 １０……Ｐ型シリコン基板、１１……Ｎウェル、１２…
…チャンネルストッパー、１３……フィールド酸化膜、
１４……ゲート酸化膜、１５……ゲート電極、１６……
Ｎ−拡散層、１７……Ｐ−拡散層、１８……サイドウォ
ール、１９……チタンシリサイド膜、２０……シリコ酸
化膜、２１，２１Ａ……マスク、２２……Ｐ＋拡散層、
２４……Ｎ＋拡散層、２５……ＰＳＧ膜、２６……アル
ミ電極。
Claims (1)
- 【請求項１】半導体基板上にゲート酸化膜を介してゲー
ト電極を形成する工程と、前記ゲート電極をマスクとし
て不純物をイオン注入し前記半導体基板に低濃度拡散層
を形成する工程と、前記低濃度拡散層を含む全面に絶縁
膜を形成したのち異方性エッチング法によりエッチング
し前記ゲート電極の側面に絶縁膜からなるサイドウオー
ルを形成する工程と、全面にチタン膜を形成したのちア
ニールし前記低濃度拡散層上にチタンシリサイド膜を形
成したのち未反応のチタン膜を除去する工程と、全面に
シリコン酸化膜を形成したのち該シリコン酸化膜及び前
記チタンシリサイド膜を通して不純物をイオン注入し前
記低濃度拡散層内に高濃度拡散層を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268475A JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268475A JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110762A JPH01110762A (ja) | 1989-04-27 |
| JPH0638482B2 true JPH0638482B2 (ja) | 1994-05-18 |
Family
ID=17459017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268475A Expired - Lifetime JPH0638482B2 (ja) | 1987-10-23 | 1987-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638482B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795539B2 (ja) * | 1989-12-04 | 1995-10-11 | 日鉄セミコンダクター株式会社 | 集積回路およびその製法 |
| JPH04290224A (ja) * | 1991-03-19 | 1992-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09107096A (ja) * | 1995-10-11 | 1997-04-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2018006551A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 固体撮像装置の製造方法 |
-
1987
- 1987-10-23 JP JP62268475A patent/JPH0638482B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01110762A (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| US4701349A (en) | Semiconductor integrated circuit device and method of producing the same | |
| JPH07142726A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0638482B2 (ja) | 半導体装置の製造方法 | |
| JP2926897B2 (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH0547785A (ja) | 半導体装置及びその製法 | |
| GB2172743A (en) | Forming gate sidewall oxide spacers | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JP3467436B2 (ja) | 積層ｃｍｏｓインバータの製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| KR100266029B1 (ko) | 반도체장치의 제조방법 | |
| JP3738368B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPH05102181A (ja) | 高耐圧半導体装置の製法 | |
| JPH01245560A (ja) | 半導体装置の製造方法 |