JPH0640592B2 - pn接合近傍の不純物濃度制御方法 - Google Patents

pn接合近傍の不純物濃度制御方法

Info

Publication number
JPH0640592B2
JPH0640592B2 JP61043340A JP4334086A JPH0640592B2 JP H0640592 B2 JPH0640592 B2 JP H0640592B2 JP 61043340 A JP61043340 A JP 61043340A JP 4334086 A JP4334086 A JP 4334086A JP H0640592 B2 JPH0640592 B2 JP H0640592B2
Authority
JP
Japan
Prior art keywords
impurity concentration
impurity
junction
semiconductor substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61043340A
Other languages
English (en)
Other versions
JPS62199069A (ja
Inventor
謙二 辻
Original Assignee
ロ−ム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ム株式会社 filed Critical ロ−ム株式会社
Priority to JP61043340A priority Critical patent/JPH0640592B2/ja
Publication of JPS62199069A publication Critical patent/JPS62199069A/ja
Publication of JPH0640592B2 publication Critical patent/JPH0640592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はpn接合近傍の不純物濃度制御方法に係わり、
特に、pn接合近傍の不純物濃度分布を精密に制御して
該pn接合を含む半導体素子を所望の特性に一致させる
ことのできる不純物濃度の制御方法に関する。
〈従来の技術〉 一般にpn接合の両側に広がる空乏層の幅は、pn接合
両側の不純物濃度分布に関連しており、したがってpn
接合の両側に形成される空乏層を利用する半導体素子で
はpn接合両側の不純物濃度分布を精密に制御すること
が必要である。特に可変容量ダイオードのように、素子
の仕様が容量変化比(低印加電圧時の容量値/高印加電
圧時の容量値)で規定されている場合は、半導体層の深
さ方向の不純物濃度分布を精密に制御できないと与えら
れた仕様を満足することができない。
それで、まず、従来の可変容量ダイオードの製造方法を
通して従来の不純物濃度分布の制御方法を説明する。標
準的な可変容量ダイオードは、第3図に示されているよ
うに、n+型のシリコン半導体基板1上にn−型のエピ
タキシャル層3を成長させ、該エピタキシャル3の表面
部にp型の不純物領域7を形成する。この不純物領域7
にはエピタキシャル層3の表面に成長させられた二酸化
シリコン膜9に穿設されたコンタクト孔を介して電極1
1が接続されており、半導体基板1の裏面に被着された
金属メタル13との間に逆バイアス電圧が印加される。
かかる構造の可変容量ダイオードのエピタキシャル層3
の不純物濃度は、エピタキシャル層3表面のシート抵抗
を4深針法で測定し、その測定値を過去の経験値に照ら
してエピタキシャル層3の不純物濃度を推定する。エピ
タキシャル層3に導入すべき不純物量はこのようにして
推定された不純物濃度に基づき算出され、エピタキシャ
ル層3に導入される不純物量が定められると、逆バイア
ス電圧の変化に伴い不純物領域7とエピタキシャル層3
とで形成されるpn接合の両側に広がる空乏層の幅が予
測されるので、該空乏層幅の変化に基づき上記容量変化
比を求め、上記仕様に対するその最適化を図るものであ
る。。
〈発明の解決しようとする問題点〉 しかしながら、一般に高不純物濃度の半導体基板上に低
濃度のエピタキシャル層を成長させると、半導体基板と
の接合面近傍の不純物濃度分布は一定しない。これはエ
ピタキシャル層の成長時に発生するオートドーピング
が、半導体基板の濃度のばらつきや、エピタキシャル成
長の時間、温度、さらにはエピタキシャル成長炉中の残
留不純物等の影響を受けるためと考えられている。
このようにオートドーピングが複雑な因子により支配さ
れているので、エピタキシャル層3表面のシート抵抗か
ら経験値に基づきエピタキシャル層3内部の不純物分布
を予測しようとしても、誤差が大きく、高印加電圧時に
半導体基板との接合面近傍にまで広がる空乏層に基づく
容量値は制御困難であった。その結果、低印加電圧時の
容量値をエピタキシャル層3に導入される不純物量でし
か制御できず、この不純物量だけでの制御では高印加電
圧時と低印加電圧時との2点の相対的関係で定まる容量
変化比を使用に一致させがたい。その結果、不良品の発
生率が高くなり、この歩留りの低下が製造原価を上昇さ
せていた。
したがって、本発明の目的は印加化電圧時の容量値だけ
でなく、高印加電圧時の容量値をも制御可能にしたpn
接合近傍の不純物濃度制御方法を提供することである。
〈問題点を解決するための手段〉 本発明は、高不純物濃度の第1導電型半導体基板上に重
畳された低不純物濃度の第1導電型半導体層の不純物濃
度分布をその深さ方向に測定する工程と、所定深さにお
ける上記半導体層の不純物濃度を半導体基板から不純物
を拡散させて所定の値に調整する工程と、上記半導体層
の表面部に上記所定深さの不純物濃度に基づき算出され
た量の第2導電型の不純物を導入して第2導電型領域を
形成する工程とを含むことを特徴としている。
〈作用および効果〉 本発明によるpn接合近傍の不純物濃度制御方法にあっ
ては、半導体層の不純物濃度分布をその深さ方向に測定
して、後に形成されるpn接合近傍の不純物濃度分布を
正確に把握する。この測定結果が、半導体基板と半導体
層との接合近傍の不純物濃度が予定より低いことを示し
ているなら、半導体基板を加熱する等して半導体基板か
ら不純物を半導体層に拡散させ所定深さにおける不純物
濃度を調整する。こうして所定深さの不純物濃度が調整
できると、高印加電圧時の空乏層の幅を正確に予測する
ことができ、しかも所定深さにおける正確な不純物濃度
に基づき半導体層に導入すべき不純物量を定められるの
で、低印加電圧時の空乏層の幅も正確に予測できる。こ
のように低印加電圧時の空乏層の幅だけでなく、高印加
電圧時の空乏層の幅をも正確に予測できるので、このよ
うな空乏層を含む半導体素子の特性を精密に制御するこ
とができる。
〈実施例〉 以下本発明の一実施例を図面を参照して説明する。この
一実施例は本発明を可変容量ダイオードの製造方法に適
用したものであり、第1図の実線Aで示されている電
圧、容量特性の可変容量ダイオードを製造しようとする
場合を例にして説明する。
この場合、まず、n+型の半導体基板上にn−型のエピ
タキシャル層を成長させ、この後、MOS法によりエピ
タキシャル層の電圧、容量特性を測定する。
MOS法による測定では、エピタキシャル層の表面に約
1000Åの熱酸化膜を成長させ、続いて、水銀プロー
ブ法により上記熱酸化膜の上に電極を形成する。この電
極に電圧を印加し、これを徐々に増加させてゆけば、半
導体基板からエピタキシャル層にかけて空乏層が広が
る。この空乏層容量を印加電圧の増加に対応させて測定
してゆけば、半導体基板からエピタキシャル層にかけて
の不純物濃度分布を正確に把握することができる。な
お、半導体基板からエピタキシャル層にかけての不純物
濃度分布は破壊的にも測定できるが、MOS法は非破壊
測定なので、ロット毎に測定しても生産量の低下となら
ない。
こうして得られた不純物の濃度分布が、第2図の実線B
で示されているように予定値(破線Cで示す)より低い
場合には、半導体基板を所定時間の間、約1100℃に
加熱して半導体基板からエピタキシャル層に不純物を拡
散させて不純物の濃度分布を破線Cで示された予定値に
一致させる。このように不純物の濃度分布を全体的に上
方に修正するということは、第1図の破線D上の点d1
で示されている容量値を実線Aの仕様点a1に移動させ
ることになる。
続く工程では、測定した不純物の濃度分布に基づき、エ
ピタキシャル層に導入すべきp型の不純物量を算出し、
該算出された量p型の不純物をイオン打ち込みしてp型
の不純物領域を形成する。このイオン打ち込み時の不純
物注入量を適宜選択してエピタキシャル層中の所定位置
にpn接合を形成する。低印加電圧時においてはp型の
不純物領域側に広がる空乏層の影響が大きいので、エピ
タキシャル層に導入するp型の不純物量を適宜選択する
と、第1図の破線D上の点d2で示されている容量値を
実線Aの仕様点a2に移動させることができる。
このように、低印加電圧点における容量値d2だけでな
く、高印加電圧点における容量値d1をも仕様点a2,
a1にそれぞれ一致させられるので、可変容量ダイオー
ドの特性を仕様と精密に一致させることができ、歩留ま
りを向上させることができる。その結果、不良品の発生
を低下させることができ、可変容量ダイオードの製造原
価の低下も図ることができる。
なお、上記一実施例では本発明を可変容量ダイオードの
製造方法に適用した場合を示したが、本発明は可変容量
ダイオードの製造方法に限定されるものではなく、pn
接合近傍の不純物濃度分布を精密に制御しなければなら
ない場合全て、例えばショツトキバリアダイオードの製
造においても適用することができる。
【図面の簡単な説明】
第1図は可変容量ダイオードに印加される逆バイアス電
圧とその結果発生する空乏層容量との関係を示すグラ
フ、第2図は半導体基板上に重畳されたエピタキシャル
層の表面からの深さと不純物濃度との関係を示すグラ
フ、第3図は従来の可変容量ダイオードの構造を示す断
面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】高不純物濃度の第1導電型半導体基板上に
    重畳された低不純物濃度の第1導電型半導体層の不純物
    濃度分布をその深さ方向に測定する工程と、所定深さに
    おける上記半導体層の不純物濃度を半導体基板から不純
    物を拡散させて所定の値に調整する工程と、上記半導体
    層の表面部に上記所定深さの不純物濃度に基づき算出さ
    れた量の第2導電型の不純物を導入して第2導電型領域
    を形成する工程とを含むpn接合近傍の不純物濃度制御
    方法。
JP61043340A 1986-02-27 1986-02-27 pn接合近傍の不純物濃度制御方法 Expired - Fee Related JPH0640592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61043340A JPH0640592B2 (ja) 1986-02-27 1986-02-27 pn接合近傍の不純物濃度制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61043340A JPH0640592B2 (ja) 1986-02-27 1986-02-27 pn接合近傍の不純物濃度制御方法

Publications (2)

Publication Number Publication Date
JPS62199069A JPS62199069A (ja) 1987-09-02
JPH0640592B2 true JPH0640592B2 (ja) 1994-05-25

Family

ID=12661114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61043340A Expired - Fee Related JPH0640592B2 (ja) 1986-02-27 1986-02-27 pn接合近傍の不純物濃度制御方法

Country Status (1)

Country Link
JP (1) JPH0640592B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7181520B2 (ja) * 2018-06-25 2022-12-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202786A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of zener diode
JPS59232468A (ja) * 1983-06-15 1984-12-27 Toshiba Corp 可変容量ダイオ−ドの製造方法

Also Published As

Publication number Publication date
JPS62199069A (ja) 1987-09-02

Similar Documents

Publication Publication Date Title
US4242691A (en) MOS Semiconductor device
US7285465B2 (en) Method of manufacturing a SiC vertical MOSFET
US7397046B2 (en) Method for implanter angle verification and calibration
JP2907059B2 (ja) 不純物拡散プロファイル測定方法
US4978627A (en) Method of detecting the width of lightly doped drain regions
KR100297731B1 (ko) 반도체 소자의 제조방법
JP4636844B2 (ja) 電子デバイスの製造方法
JPH0640592B2 (ja) pn接合近傍の不純物濃度制御方法
US5650335A (en) Method of fabricating a semiconductor device including a process of adjusting fet characteristics after forming the fet
JP2956833B2 (ja) 多結晶シリコン膜の評価方法
US5367190A (en) Polysilicon semiconductor element having resistivity and work function controlled to required values
US20080006886A1 (en) Semiconductor Device Manufactured Using a Non-Contact Implant Metrology
US6822430B2 (en) Method of assessing lateral dopant and/or charge carrier profiles
Claeys et al. Electrical quality assessment of epitaxial wafers based on pn junction diagnostics
Short et al. Low dose ion implantation characterization for Vt control
JP2803619B2 (ja) 接合型電界効果トランジスタ及びその製造方法
JPS5931074A (ja) 静電誘導トランジスタの製造方法
JPH0574908A (ja) 半導体装置におけるシリコン基板の評価方法
JPS62149172A (ja) 不純物導入方法
JP2000021803A (ja) 不純物量の測定方法およびそれを用いた半導体装置の製造方法
JPH023291A (ja) ツェナーダイオードの二重インプラント製作法
JPS5850409B2 (ja) 砒化ガリウムエピタキシヤル薄層の製造方法
JPH039625B2 (ja)
JPH0590280A (ja) 半導体装置の製造方法
JPH0799223A (ja) 不純物濃度評価方法及び量産半導体基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees