JPH0640609B2

JPH0640609B2 - 差動増幅回路

Info

Publication number: JPH0640609B2
Application number: JP59025891A
Authority: JP
Inventors: 裕之秦野
Original assignee: ロ−ム株式会社
Priority date: 1984-02-14
Filing date: 1984-02-14
Publication date: 1994-05-25
Anticipated expiration: 2009-05-25
Also published as: JPS60170309A

Description

【発明の詳細な説明】この発明は差動増幅回路に係り、特に、差動増幅器の入
出力のダイナミックレンジの拡大に関する。

従来、半導体集積回路の内部に広帯域直流直結増幅器を
構成し、且つ出力ダイナミッグレンジが要求される場合
には、差動増幅器の前段部に直流レベルシフト段を設置
した差動増幅回路が用いられている。

第１図は従来の差動増幅回路を示している。即ち、差動
増幅器２には一対のトランジスタ４、６が設置され、こ
れらトランジスタ４、６のエミッタは抵抗８、９を介し
て共通に接続され、抵抗８、９の接続点と接地点との間
には、定電流源１０が接続されている。トランジスタ４
のコレクタは、電源端子１２から駆動電圧Ｖccが加えら
れる正側電位ラインに直結され、トランジスタ６のコレ
クタは正側電位ラインに抵抗１４を介して接続され、そ
のコレクタには差動増幅出力を取出すための出力端子１
６が形成されている。

そして、トランジスタ４、６の各ベース入力部には、レ
ベルシフト回路１８Ａ、１８Ｂが個別に設置されてい
る。レベルシフト回路１８Ａは、正側電位ラインと接地
点との間に設置したトランジスタ２２、ダイオード２４
及び定電流源２６の直列回路で構成され、レベルシフト
回路１８Ｂはトランジスタ２８、ダイオード３０及び定
電流源32で構成されている。各トランジスタ２２、２８
のベースには、増幅すべき信号が加えられ、直流レベル
がシフトされた信号は、ダイオード２４、３０のカソー
ド側からトランジスタ４、６のベースに加えられる。

このような差動増幅回路によれば、トランジスタ２２、
２８のベースに加えられる信号の直流レベルがレベルシ
フト回路１８Ａ、１８Ｂでレベルシフトされた後、差動
増幅器２に加えられ、その差動増幅出力は、出力端子１
６から取出される。

そして、この差動増幅回路の差動増幅利得Ｇｖは、抵抗
８、９の抵抗値をＲ_Ｅ、トランジスタ４、６の微分抵抗
をｒｅ、抵抗１４の抵抗値をＲ_Ｌとすると、Ｇｖ＝Ｒ_Ｌ／（ｒｅ＋Ｒ_Ｅ）・・・・(1) で与えられる。

しかしながら、このように差動増幅器２の前段にレベル
シフト回路１８Ａ、１８Ｂを設置した場合、出力のダイ
ナミックレンジの拡大には有効であるが、入力ダイナミ
ックレンジを十分に取ることができない。仮に、入力ダ
イナミックレンジを十分に大きくすると、出力ダイナミ
ックレンジが小さくなり、レベルシフト回路のシフト機
能が制限されることになる。

また、この種の増幅回路において、入出力ダイナミック
レンジを拡大する場合、ＰＮＰ形トランジスタで差動増
幅器を構成し、その出力電流を合成して取出す方法があ
るが、ＰＮＰ形トランジスタはＮＰＮ形トランジスタに
比較して周波数特性が悪く、広帯域直流直結増幅器には
適さない。

そこで、この発明は、入出力ダイナミックレンジの拡大
ととおに、差動増幅器の一部の素子を以て振幅圧縮回路
を構成することにより、構成の簡略化を実現した差動増
幅回路を提供することを目的とする。

即ち、この発明の差動増幅回路は、ベース・コレクタを
共通化して増幅すべき入力信号を受ける第１のトランジ
スタ（４２）とともに第２のトランジスタ（４４）が設
置され、これら第１及び第２のトランジスタのエミッタ
を共通に接続し、このエミッタと基準電位点との間に前
記第１及び第２のトランジスタに動作電流を流す第１の
定電流源（トランジスタ５２、定電流源８６）を接続
し、前記第１のトランジスタのベース・コレクタと電流
側との間に第２の定電流源（トランジスタ６０、定電流
源８４）が接続され、差動出力を前記第２のトランジス
タのコレクタ側から取り出す差動増幅器（４０）と、こ
の差動増幅器で増幅すべき入力信号をベースで受ける第
３のトランジスタ（７０）が設置されているとともに、
この第３のトランジスタのエミッタと基準電位点との間
に第３の定電流源（トランジスタ７２、定電流源８８）
が接続されて前記入力信号のレベルをシフトさせるレベ
ルシフト回路（４８、４８Ａ）と、このレベルシフト回
路の前記第３のトランジスタのエミッタ側から取り出さ
れたレベルシフト出力である前記入力信号を前記第１の
トランジスタのベース・コレクタ側に加える抵抗（７
７）を備えるとともに、ベース・コレクタを共通にした
前記第１のトランジスタ、この第１のトランジスタのベ
ース・コレクタ側に接続された前記第２の定電流源、前
記第１及び第２のトランジスタのエミッタ側に接続され
た前記第１の定電流源を以て前記入力信号の振幅を対数
圧縮させる振幅圧縮回路（４６）とを備えたことを特徴
とする。

以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第２図はこの発明の差動増幅回路の実施例を示してい
る。

第２図において、差動増幅器４０にはエミッタを共通に
した第１及び第２のトランジスタ４２、４４が設置さ
れ、トランジスタ４２は、そのベース・コレクタが共通
に接続されてダイオードとして構成されている。

トランジスタ４２、４４のエミッタと、共通端子５０を
介して基準電位点（ＧＮＤ）に接続された共通ラインと
の間には、第１の定電流源を成すトランジスタ５２及び
抵抗５４が接続され、トランジスタ４４のベースと共通
ラインとの間には、バイアス用の電圧源５５が接続され
ている。

また、トランジスタ４２のコレクタと、電源端子５６か
ら駆動電圧Ｖccが加えられる正側電位ラインとの間に
は、抵抗５８を介して第２の定電流源を成すトランジス
タ６０が接続され、また、トランジスタ４４のコレクタ
と正側電位ラインとの間には抵抗６３が接続されてい
る。トランジスタ６０のベースには、トランジスタ６２
のベース・コレクタが共通に接続され、このトランジス
タ６２は正側電位ラインと共通ラインとの間には、抵抗
６４、ベース・コレクタを共通にしたトランジスタ６
２、抵抗６５、ベース・コレクタを共通にしたトランジ
スタ６６及び抵抗６８が接続されている。即ち、抵抗５
８、６４及びトランジスタ６０、６２は電流反転回路を
構成し、トランジスタ６２に流れる電流が反転されてト
ランジスタ６０からトランジスタ４２に流れる。また、
トランジスタ５２、６６及び抵抗５４、６８は電流反転
回路を構成し、トランジスタ６６に流れる電流が反転さ
れてトランジスタ５２の電流吸い込みが行われる。

レベルシフト回路４８は、正側電位ラインと共通ライン
との間に第３のトランジスタ７０、第３の定電流源を成
すトランジスタ７２及び抵抗７４を直列に接続したもの
であり、トランジスタ７２のベースとトランジスタ６６
のベース・コレクタは共通に接続され、トランジスタ６
６、７２は電流反転回路を構成し、トランジスタ６６に
流れる電流が反転されてトランジスタ７２に流れる。ト
ランジスタ７０のベースに形成された端子７６には、増
幅すべき信号が図示していない信号源から加えられ、そ
のレベルシフト出力はトランジスタ７０のエミッタから
抵抗７７を介して振幅圧縮回路４６に加えられる。この
実施例では、振幅圧縮回路４６は、差動増幅器４０の一
部の素子であるトランジスタ４２、４４、５２、６０及
び抵抗５４、５８と抵抗７７とを以て構成されている。

そして、差動増幅器４０の出力は、トランジスタ７８の
ベースに加えられている。トランジスタ７８は正側電位
ラインと共通ラインとの間に、そのエミッタ側に抵抗８
０を介して接続され、エミッタ側に形成された出力端子
８２から出力が取出される。

以上の構成に基づき、その動作を説明する。

トランジスタ６２に流れる電流Ｉは、反転されてトラン
ジスタ６０からトランジスタ４２に流れる。同時に、ト
ランジスタ６６に流れる電流Ｉは、反転されてトランジ
スタ７２に流れる。抵抗５４の抵抗値を抵抗６８のそれ
の約１／２に設定すると、トランジスタ５２では２Ｉの
電流吸い込みが行われる。ここで、バイアス用の電圧源
５５の電圧をトランジスタ４２のベース・コレクタの共
通端子の電圧に等しくとると、トランジスタ４４には電
流Ｉが流れる。

トランジスタ７０のベースに加えられた信号は、レベル
シフト回路４８に加えられ、その直流レベルがシフトさ
れ、その出力はトランジスタ４２のベース・コレクタに
加えられ、その振幅は対数圧縮される。即ち、トランジ
スタ４２、４４はエミッタが共通に接続されて差動対を
構成しているが、その一方のトランジスタ４２はコレク
タ・ベースを共通にしたダイオード接続であるため、ダ
イオードとしての機能として、入力信号電流とコレクタ
・エミッタ間電圧の関係は対数関係にある。換言すれ
ば、入力信号電流の増加に対し、コレクタ・エミッタ間
電圧は対数関数的に増加し、コレクタ側の出力は入力信
号電流を対数圧縮した信号として取り出されるのであ
る。

この場合、抵抗７７の両端子間には、入力信号交流成分
による電圧降下Ｖｉが発生する。

そして、トランジスタ４２は差動増幅器４０の構成素子
であり、その対数圧縮された信号は差動増幅され、その
信号はトランジスタ７８を介して出力端子８２から取出
される。

そこで、対数圧縮動作について説明すると、第３図に示
す差動増幅回路におけるトランジスタ５６、６０、７２
は定電流源を構成しており、その等価回路は第４図のよ
うになる。

ここで、入力電圧を∂Ｖ_ｉ、出力電圧∂Ｖ_Ｏ、トランジ
スタ４２、４４、７０の微分抵抗をｒ_ｅ４２、
ｒ_ｅ４４、ｒ_ｅ７０（＝ｒ_ｅ）、定電流６３の抵抗値を
Ｒ_Ｌ、抵抗６３に流れる電流を∂Ｉ_Ｏ、トランジスタ４
４のコレクタに流れる電流を∂Ｉ_Ｃとする。

先ず、電圧増幅利得Ｇ_Ｖを求める。

出力電圧は、∂Ｖ_Ｏ＝∂Ｉ_Ｏ×Ｒ_Ｌ、また、電流∂
Ｉ_Ｏ、∂Ｉ_Ｃは、∂Ｉ_Ｏ＝∂Ｉ_Ｃである。

よって ∂Ｖ_Ｏ＝∂Ｉ_Ｃ×Ｒ_Ｌ・・・(2) となる。トランジスタのベース・エミッタ間電圧を∂Ｖ
_BE、相互コンダクタンスｇ_ｍは、ｇ_ｍ＝∂Ｉ_Ｃ／∂Ｖ_BE
であるから、このｇ_ｍから、ベース・エミッタ間電圧
は、 ∂Ｖ_BE＝∂Ｉ_Ｃ／ｇ_ｍ・・・(3) で表される。

微分抵抗ｒ_ｅは、ｒ_ｅ＝１／ｇ_ｍである。これより、ト
ランジスタ４２のベース・コレクタにおける電圧振幅∂
Ｖ_ｂは、トランジスタ４２のベース・エミッタ間電圧∂
Ｖ_ＢＥ４２、トランジスタ４４のベース・エミッタ間電
圧∂Ｖ_ＢＥ４４の和となり、となる。従って、入力電圧∂Ｖ_ｉはとなる。

ここで、相互コンダクタンスｇ_ｍは、各トランジスタ４
２、４４、７０は相互コンダクタンスｇ_ｍ４２、ｇ
_ｍ４４、ｇ_ｍ７０と等しいとする（ｇ_ｍ＝ｇ_ｍ４２＝ｇ
_ｍ４４＝ｇ_ｍ７０）と、式(5)は、となる。式(2)に式(6)を代入すると、となり、増幅利得Ｇ_Ｖは、となる。

次に、トランジスタ４２のベース・コレクタにおける電
圧振幅∂Ｖ_ｂを求める。トランジスタ４２はダイオード
を構成しているから、ダイオード方程式よりとなり、この式(8)に式(7)を代入すると、となる。この式(9)から明らかなように、∂Ｖ_ｂ∝ｌｎ
ｆ（∂Ｖ_ｉ）であるから、ベース電圧振幅Ｖ_ｂと入力電
圧Ｖ_ｉとの間には対数圧縮関係が生じており、ベース電
圧振幅Ｖ_ｂは入力電圧Ｖ_ｉを対数圧縮した値となる。

また、式(3)に示した微分抵抗ｒ_ｅを用いて式(9)を表す
と、となる。この式(10)からも明らかなように、ベース電圧
振幅Ｖ_ｂと入力電圧Ｖ_ｉとの関係は対数圧縮関係にあ
る。ただし、Ｒ_Ｅ＞ｒ_ｅとする。

このような構成によれば、レベルシフト回路48で信号の
直流レベルをシフトした後、その信号振幅を圧縮して差
動増幅するので、入力ダイナミックレンジを損なうこと
なく、出力ダイナミックレンジを拡大することができ
る。この結果、低電圧駆動用の半導体集積回路の差動増
幅回路として用いることができる。また、構成素子にＰ
ＮＰ形トランジスタを用いていないので、周波数特性の
悪化もなく、広帯域化も実現できる。

第３図はこの発明の差動増幅回路の他の実施例を示し、
第２図に示す実施例と同一部分には同一符号を付してあ
る。

差動増幅器４０は、トランジスタ４２、４４及び定電流
源８４、８６で構成され、第２の定電流源８４から電流
Ｉが供給され、第１の定電流源８６は電流２Ｉの吸い込
みを行う。また、振幅圧縮回路４６は、差動増幅器４０
のトランジスタ４２、４４及び定電流源８４、８６と抵
抗７７とを以て構成されている。

各トランジスタ４２、４４のベース入力部には、バッフ
ァ回路を兼ねるレベルシフト回路４８Ａ、４８Ｂが個別
に設置され、レベルシフト回路４８Ａ、４８Ｂはトラン
ジスタ７０及び第３の定電流源８８で構成されている。
レベルシフト回路４８Ａ側のトランジタ７０のベースに
は入力端子７６Ａ、レベルシフト回路４８Ｂ側のトラン
ジスタ７０のベースには入力端子７６Ｂが形成され、入
力端子７６Ａには増幅すべき信号が加えられる。入力端
子７６Ｂにはバイアスが加えられる。

そして、この実施例では、トランジスタ４４のコレクタ
側に出力端子８２が形成され、増幅出力が取出される。

このように構成しても、前記実施例と同様の動作により
同様の効果が期待できる。

この実施例の場合、増幅利得Ｇ_ｖは、式(2)と同様に与
えられる。

また、信号振幅の対数圧縮については、前記実施例と同
様である。

なお、各実施例ではトランジスタ４２のベース・コレク
タを共通にしてダイオードにしたが、このトランジスタ
４２を通常のダイオードに構成しても同様である。

以上説明したように、この発明によれば、差動増幅器
と、この差動増幅器で増幅すべき入力信号のレベルをシ
フトさせるレベルシフト回路と、このレベルシフト回路
を通して差動増幅器に加えるべき入力信号の振幅を対数
圧縮させる振幅圧縮回路とから差動増幅回路を構成した
ので、入出力ダイナミックレンジの拡大を図ることがで
き、また、レベルシフト回路から取り出されたレベルシ
フト出力を差動増幅器の第１のトランジスタのベース・
コレクタ側に加える抵抗を備えるとともに、差動増幅器
を構成する一部の素子、即ち、ベース・コレクタを共通
にした第１のトランジスタ、この第１のトランジスタの
ベース・コレクタ側に接続された第１の定電流源、第１
及び第２のトランジスタのエミッタ側に接続された第２
の定電流源を以て入力信号の振幅を対数圧縮させる構成
を取ったことにより、素子の共通化を以て差動増幅器と
振幅圧縮回路とを一体化構成とすることができ、素子の
削減による構成の簡略化に加えて回路定数の共通化等、
回路間の整合性を高めることができ、信頼性の高い動作
を実現することができる。

【図面の簡単な説明】

第１図は従来の差動増幅回路を示す回路図、第２図はこ
の発明の差動増幅回路の実施例を示す回路図、第３図は
この発明の差動増幅回路の他の実施例を示す回路図、第
４図は第３図に示す差動増幅回路の等価回路を示す回路
図である。４０……差動増幅器４２……第１のトランジスタ４４……第２のトランジスタ４６……振幅圧縮回路４８、４８Ａ……レベルシフト回路５２……トランジスタ（第１の定電流源）６０……トランジスタ（第２の定電流源）７０……第３のトランジスタ７２……トランジスタ（第３の定電流源）７７……抵抗８４……第２の定電流源８６……第１の定電流源８８……第３の定電流源

Claims

【特許請求の範囲】

【請求項１】ベース・コレクタを共通化して増幅すべき
入力信号を受ける第１のトランジスタとともに第２のト
ランジスタが設置され、これら第１及び第２のトランジ
スタのエミッタを共通に接続し、このエミッタと基準電
位点との間に前記第１及び第２のトランジスタに動作電
流を流す第１の定電流源を接続し、前記第１のトランジ
スタのベース・コレクタと電源側との間に第２の定電流
源が接続され、差動出力を前記第２のトランジスタのコ
レクタ側から取り出す差動増幅器と、この差動増幅器で増幅すべき入力信号をベースで受ける
第３のトランジスタが設置されているとともに、この第
３のトランジスタのエミッタと基準電位点との間に第３
の定電流源が接続されて前記入力信号のレベルをシフト
させるレベルシフト回路と、このレベルシフト回路の前記第３のトランジスタのエミ
ッタ側から取り出されたレベルシフト出力である前記入
力信号を前記第１のトランジスタのベース・コレクタ側
に加える抵抗を備えるとともに、ベース・コレクタを共
通にした前記第１のトランジスタ、この第１のトランジ
スタのベース・コレクタ側に接続された前記第２の定電
流源、前記第１及び第２のトランジスタのエミッタ側に
接続された前記第１の定電流源を以て前記入力信号の振
幅を対数圧縮させる振幅圧縮回路と、を備えたことを特徴とする差動増幅回路。