JPH0642182B2 - 系統電圧安定化設備における制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は系統の電圧変動抑制及びフリッカ抑制のために
オープン制御のＱ検出(電圧フリッカ)制御と、フィード
バック制御のＶ検出（AVR）制御を組み合わせた無効電
力補償装置(以下SVC装置という)と、分路リアクトルを
併設した系統電圧安定設備において、分路リアクトル開
閉時においてSVCの制御を応答の速い制御系を優先させ
てシヤントリアクトル又はシヤントコンデンサの入．切
時の電圧変動を高速抑制できる前記系統電圧安定化設備
における制御装置に関するものである。

［従来の技術と問題点］ 第３図に従来のＱ検出による制御とＶ検出による制御を
組み合わせたSVC装置と分路リアクトルを併用した系統
電圧安定設備をブロック図で示す。

図において１は電源、２は電源インピーダンス、３は電
圧変動対策の対象となる系統母線、４は電圧変動の原因
となる変動負荷、５は変動負荷の電流を検出するCT、６
は系統電圧を検出するPT、10はSVC装置本体を示し、11
のリアクトル(特に高インピーダンス変圧器を使用)と12
の逆並列接続サイリスタスイッチより構成されている。

20は系統電圧を段階的に制御するための分路リアクトル
(シヤントリアクトル)で、21はリアクトル開閉用CB、22
のシヤントリアクトル本体より構成される。この場合シ
ヤントリアクトル22は複数箇設備される。(又タップ切
換器等も並設されている。) 30はSVCのＱ検出制御回路で、31はＱ検出器、32は積分
器を用いたベースＱ検出器で、31のＱ信号と合成されＱ
信号の変動分のみ検出される。

33はＱ信号のリミッタ回路で、このリミッタ回路33によ
ってSVC制御のＱ制御と後述のＶ制御の比率を変えるこ
とができる。

34はＶ検出制御回路で、35はＶ検出器、36のリミッタ回
路より構成され、その出力は37で示す信号加算器にリミ
ッタ回路33の出力とともに入力する。

Ｑ信号、Ｖ信号は信号加算器37で合成され、38の比較お
よびパルス発生回路に送られ、SVC本体10のリアクトル
電流を調整するサイリスタスイッチ12の点弧パルス位置
を決定し、サイリスタスイッチ12の点弧極に送られる。

39はシヤントリアクトルの入.切を選択する検出器、40
はシヤントリアクトル用CB21の入.切指令回路である。

第４図は上記設備においてＶ検出によるSVC制御とシヤ
ントリアクトルの入.切による動作波形を示す。

のSVC無しの系統電圧に示すように、一般的に系統電
圧はゆっくりした変動に変動負荷による早い変動が重畳
している。SVC本体の最大容量はに示すとおりであ
る。Ｖ制御はフィードバック制御となることから反応ス
ピードは早くできないが変動負荷以外の電圧変動を含め
て抑制することができる。

SVC容量で一杯に系統電圧を補償しても抑制できない場
合、、に示すようにシヤントリアクトル22（第３
図）を投入して系統の電圧抑制を行う。

第５図は上記設備においてＶ検出およびＱ検出によるSV
C制御とシヤントリアクトルの入.切による動作波形を示
す。

Ｑ制御はオープンループ制御で応答が早く、の早い変
動を抑制する。SVC本体の容量をに示すように設定す
ると、で示すように動作し、目標電圧値よりある程度
の上昇にもかかわらず早い変動を抑制することができ、
更に系統電圧が上昇したときはに示すようにシヤント
リアクトルを投入して系統の電圧抑制を行う。

しかし、第４図、第５図のに示すように、シヤントリ
アクトル投入(又は切も同じ)時の電圧変動は抑制できな
い欠点がある。

［問題を解決するための手段］ 以上説明したように、SVCを備えこれをＶ検出およびＱ
検出により制御し、併せ前記SVC本体の最大容量による
系統電圧の抑制可能領域より系統電圧が上昇、又は降下
したときは、シヤントリアクトルの入.切により前記系
統電圧の抑制可能領域にもどして系統電圧制御する構成
において、本発明はシヤントリアクトル入.切の際生じ
る電圧変動を抑制する目的でなされたもので、シヤント
リアクトル入.切の際、応動速度の早い系の制御信号を
優先させ、系統の過渡電圧変動を高速に抑制できるよう
に構成したものである。なお、前記シヤントリアクトル
設備にかえ、シヤントコンデンサ設備を用いることもで
きる。この場合、シヤントコンデンサの投入により系統
電圧は上昇し、開放により系統電圧は降下する。

以下、第１図に示す実施例および第２図に示す第１図実
施例動作図により本発明を説明する。第３図と同一部分
は同一符合で示す。

電源インピーダンス２を備える電源１に接続された対策
対象系統母線３の変動負荷４に対し、リアクトル、又は
高インピーダンス変圧器11逆並列接続サイリスタスイッ
チ12を接続したSVC装置本体10が系統母線３に接続さ
れ、またシヤントリアクトル本体22がシヤントリアクト
ル用CB21を介して系統母線３に接続され、シヤントリア
クトル設備20を構成する。

系統母線１に系統電圧検出PT6が接続され、SVC本体10の
通電回路にCTが結合され、その出力は電源１側の通電電
流を検出するCTよりの出力ともに、差動的に負荷電流検
出用CT5に入力してその２次側に負荷電流を検出し、前
記PT6およびCT5の出力信号はＱ(無効電力)検出器31に入
力し、Ｑ信号はそのまま、およびベースのＱ検出回路32
を通って減算され、Ｑの変動分のみがＱリミッタ回路33
に入力する。

また、PT6よりの出力はＶ(電圧)検出回路35に入力し、
その出力信号はＶリミッタ回路36に入力する。

両リミッタ回路33,36の出力は信号加算器37に入力し、
その出力信号は比較およびパルス発生回路38に入力して
サイリスタスイッチ12に対する点弧信号を決定してパル
スを発生する。

ここまでは従来の第３図に示す構成とかわるところはな
い。

一方、前記PT6よりの出力信号はシヤントリアクトル開
閉選択回路39に入力した後、その出力はタイマー43に入
力して、シヤントリアクトル用ＣB21の制御回路に入力
するが、前記選択回路39よりの出力信号はリミッタバン
ド切換回路41に入力し、その出力信号はＱリミッタ回路
33およびＶリミッタ回路35に入力する。

このリミッタバンド切換回路41はシヤントリアクトル21
の投入(又は切時)、Ｑ制御のみにするためにリミッタの
値を変えるための切換信号の出力回路である。

また、リミッタバンド切換回路41は内部に時限回路を設
けており、Ｑ信号のベースＱ除去回路が十分安定する程
度の時間(数十秒〜数分で安定する)、継続出力される。

前記切換回路41よりの信号によるリミッタの切換えは、
Ｑリミッタ回路33を解除、すなわち全てＱ制御でSVC本
体10が動作するようにすることと、Ｖ制御信号、Ｑ制御
信号をそれぞれ制御配分できるようにしてある。

また前記タイマー43は、リミッタバンド切換回路41によ
りリミッタ切換中にシヤントリアクトル21が入.切しな
いように、シヤントリアクトル21の開閉を遅延させるタ
イマーである。

第２図,,はリミッタバンド切換指令(41の出力)、
シヤントリアクトル投入指令(40の出力)、シヤントルリ
アクトルの投入を時間的に示している。

のリミッタバンド切換指令によりSVC本体10は応答の
早いＱ制御のみで、SVC本体全容量を使用できるため、
シヤントリアクトルによる電圧変動を瞬時に抑制するこ
とができる。第２図はこの状態を示している。

シヤントリアクトル投入(又は切)後、直ちに、Ｑ制御、
及びＶ制御を元にもどすとSVCが電圧変動を起してしま
うため、ベースのＱ検出回路32が安定する程度の時限を
もたせて元の制御にもどすようにすることによってシヤ
ントリアクトル開閉時の電圧変動を極めてゆるやかに抑
えることが可能となる。第２図はリミッタバンド切換
指令信号の保持時間を示している。

なお、本発明においてはシヤントリアクトルの開閉指令
をSVC制御回路内部で検出しているが、外部から演算信
号などシヤント開閉信号を入力してＱ制御信号動作に切
換えることも可能である。

［発明の効果］ ＱおよびＶ制御によるSVC装置にシヤントリアクトルを
併設した設備において、Ｑ制御の応答時間Ｔ_Qが数10ms
であるのに対し、Ｖ制御の応答時間Ｔ_Vは数100msであっ
て、１桁の応答速度差がある。

本発明はこのように両者に応答速度差があることをシヤ
ントリアクトルの入.切時に、それまで通常所定の比率
でＱ,Ｖ両制御を含む制御に共用されているSVC装置本体
全容量を、一時期応答速度の早いＱ制御のみに専用して
シヤント開閉による系統電圧の変動を瞬時に抑制するこ
とができ、従来のこの種装置を極めて良好な運転状態に
置くことができ、安定した系統電圧の制御を可能とする
ものである。

【図面の簡単な説明】

第１図は、本発明の実施例をブロック図で示す。 第２図は、第１図実施例の動作波形図を示す。 第３図は、従来の系統電圧安定化設備をブロック図で示
す。 第４図は、第３図設備における電圧検出制御のみの際の
動作波形を示す。 第５図は、第３図設備における電圧検出制御＋Ｑ検出制
御の際の動作波形を示す。 １……電源、２……電源インピーダンス、３……系統母
線、４……変動負荷、10……SVC装置本体、20……シヤ
ントリアクトル設備、30……Ｑ検出制御回路、31……Ｑ
検出器、32……ベースのＱ検出回路、33……Ｑリミッタ
回路、34……Ｖ検出用制御回路、35……Ｖ（電圧検出回
路）、36……リミッタ回路、39……シヤントリアクトル
開閉選択回路、40……シヤントリアクトル開閉指令回
路、41……リミッタバンド切換回路、43……タイマー。

Claims (1)

【特許請求の範囲】
1. 【請求項１】系統電圧安定化に用いられる無効電力補償
   装置にシヤントリアクトル、又はコンデンサを併設した
   設備において、通常は変動負荷の無効電力Ｑ信号および
   系統電圧Ｖ信号の２つの信号の和に基づいて前記無効電
   力補償装置の通電制御をするための変動Ｑ信号の検出回
   路に接続されたＱリミッタ回路および系統電圧Ｖ信号の
   検出回路に接続されたＶリミッタ回路に対し、シヤント
   リアクトル、又はシヤントコンデンサの入、又は切の
   際、前記シヤントリアクトル、又はシヤントコンデンサ
   の切、又は入に対する切、又は入信号に先立って前記応
   答速度の早い系のリミッタ回路に信号を送り、該リミッ
   タ回路につながる系の制御信号を優先させて前記無効電
   力補償装置を制御し、前記シヤントリアクトル、又はシ
   ヤントコンデンサの入.切における系統の過渡電圧変動
   を高速で抑制することを特徴とする系統電圧安定化設備
   における制御装置。