JPH0642460B2 - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPH0642460B2
JPH0642460B2 JP60138836A JP13883685A JPH0642460B2 JP H0642460 B2 JPH0642460 B2 JP H0642460B2 JP 60138836 A JP60138836 A JP 60138836A JP 13883685 A JP13883685 A JP 13883685A JP H0642460 B2 JPH0642460 B2 JP H0642460B2
Authority
JP
Japan
Prior art keywords
gas
deposition
substrate
thin film
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60138836A
Other languages
English (en)
Other versions
JPS6124229A (ja
Inventor
スタンフオード・アール・オヴシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Energy Conversion Devices Inc
Original Assignee
Canon Inc
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Energy Conversion Devices Inc filed Critical Canon Inc
Publication of JPS6124229A publication Critical patent/JPS6124229A/ja
Publication of JPH0642460B2 publication Critical patent/JPH0642460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 本発明は、一般に薄膜を堆積させるための方法及び装置
に関する。さらに詳しく云えば、本発明は固体材料の薄
膜を基材上に堆積させるような前駆体プロセスガスを活
性化するための方法及び装置に関する。
真空堆積技術は、組成的に広範囲な前駆体材料から薄膜
を実験室及び工業的に作製する際に一般的に採用されて
おり、該薄膜は半導体デバイスが作られる膜を特定的に
含む。
「真空堆積」という用語は広義な用語で、蒸着法、化学
的蒸着法、グロー放電法、反応性蒸着法、直流スパツタ
リング法、二極スパツタリング法、三極スパツタリング
法等の広範囲にわたる堆積技術を含むことに注意すべき
である。但し、材料は減圧下で基材上に堆積される必要
がある。
広く受け入れられ商業化にのつてきた真空堆積技術でさ
えもある種の不完全性を有しており、その不完全性が特
定の範囲又は特定の材料の実用に制限を与える。例えば
真空蒸着技術が一般的に実行し、制御し易いのに対し
て、該蒸着技術は高い堆積温度を必要とし、多くの合
金、混合物、化合物が高温に熱せられると分解したり不
均化するので作製されるところの材料に関してそれによ
る制限を受ける。さらに、蒸着プロセスに関与する高温
度は基材又は予め堆積された層を損い、あるいは劣化さ
せるかも知れず、該基材上で前記材料が堆積される。化
学気相成長法プロセスはその表面上への該材料の堆積を
生じさせる加熱された基材表面とともに、前駆体化学反
応物の蒸気の反応に依存する。蒸着プロセスのようにＣ
ＶＤ技術は基材が堆積種の化学反応も起こすのに十分な
温度下に保たれなければならないので、一般的に高いプ
ロセス温度をともなう実用上の制限を受ける。ＣＶＤに
より半導体の層がつくられるのに対し、前記材料は、光
電池の応用にあたつて適切な特性を示さない。例えばＣ
ＶＤによりシリコンが生じたが、水素材料はシリコンと
水素に対し適当な結合配位をもたず、低級な材料であ
る。前述において言及した多様なスパツタリング技術は
商業的に薄膜を作成する際に採られており、スパツタリ
ングプロセスはしばしば、基材上に堆積されたイオン化
された材料の強力な衝突（実際上の衝撃）が前記堆積さ
れた材料の化学的、電気的「及び／又は」光学的特性に
対し、逆効果をもたらす結合と他の欠陥を導入する傾向
があるので高品質で薄膜の半導体合金層を堆積させるよ
うには構成されていない。
半導体合金のような材料の薄膜の堆積のためのグロー放
電法は前述及び要説した気相成長法プロセスに関連した
諸問題のいくつかに対し部分的な解決を与えてくれる。
グロー放電堆積技術における当業者に知られているよう
に、前駆体反応ガスの比較的低い圧力雰囲気は、近接的
に堆積されアースされた基材上へ堆積されるイオン化さ
れたプラズマを発達させるように電磁エネルギー場によ
つて励起される。前駆体反応ガスの化学反応は特別仕様
された特性により特徴づけられた材料の薄膜の堆積を引
起こすイオン化されたプラズマ中で起きる。さらに限定
して云えば前駆体反応ガス混合物の明確な選択を通じ
て、堆積パラメータ、化学組成及び結合様式のように、
従つて堆積された膜の化学的、電気的及び光学的特性は
ある程度までは制御できる。グロー放電堆積プロセスに
おいては〔これらのプロセスはしばしばＣＶＤ（化学的
気相成長法）とみなされるが〕、基材は従来のＣＶＤプ
ロセスにおける温度よりも低い温度に維持されるかも知
れず、その場合基材あるいはその上に堆積された材料の
薄膜のいずれかに対する損害を回避し得る。それゆえ、
グロー放電堆積技術がより大きな制御性を与え、他の真
空堆積プロセスに関連した多くの問題点を解決すること
ができるが、該グロー放電技術は十分に理解されておら
ず自由に制御できる化学反応と云えない励起されたプラ
ズマ内で起る限りにおいては依然として限界性を有す
る。プラズマ反応が完全には制御できないために化学量
論的に望ましくない、又圧迫され引張られた化学結合を
もつ構成原子の配置も望ましくないような材料の薄膜の
堆積が見込まれる。換言すれば、バンドギヤツプにおけ
る欠陥状態が多数あり、前記のような、例えば薄膜半導
体合金材料を含む半導体デバイスのような材料を組入れ
るデバイスの電気的、化学的又は光学的に最適の性能に
は劣つたことが明らかに示される望ましくない特色を有
する。前述した諸問題に付け加えて云えば、最も先行す
る手法である堆積技術は堆積領域において相対的に高い
真空圧力、すなわち１トル若しくはそれ以上を要する。
これらの高い圧力は最小の反応「及び／又は」堆積速度
を確保するために必要である。しかしながら、通常の熟
練した作業者にとつて明らかにされるべきであるよう
に、これらの相対的に高い圧力は又他に用いられる反応
物とともに前駆体反応ガスの望ましくない方の反応をも
与え、これらの反応のため化学的、電気的及び光学的な
堆積された薄膜の諸特性にとつて有害な影響因子であ
る、堆積された材料の化学成分中の不純物の導入をもた
らす。
不純物の存在は、光電池デバイスのための半導体合金の
製造にあたつては非常に重要である。例えば初期の半導
体材料例としてシリコンのように堆積雰囲気中に供され
るいかなる酸素原子をも積極的にうけ入れ、従つて半導
体材料のマトリツクス中への酸素導入がエレメントをそ
の中へ加減する状態密度低減材料、ドーパント又はバン
ド・ギヤツプの導入に優先して起きる。さらに、堆積装
置中に豊富に存在する不純物である酸素のような不純物
導入は高効率のデバイスが作られなければならない場合
には、許容できないものである。それゆえ、先行技術た
る真空堆積技術では、特に薄い半導体合金膜のような薄
膜を高速で作成し商業的に発展させなければならないこ
とは明らかにされなければならない。そしてそのこと
は、実質的に低融点の基材又は基材上に堆積された基礎
となる低融点膜に対する損傷をなくすことであり、堆積
領域にて形成された高真空雰囲気における該薄膜を実質
的に不純物の混入をなくし、それゆえ堆積された薄膜の
エネルギーギヤツプにおける欠陥状態数を減らすように
堆積させることを可能にし、化学的、電気的及び光学的
な堆積された薄膜の諸特性のように、化学量論及び原子
配位の実質的な制御を与えるような多様な前駆体反応ガ
スの選択的な活性化を可能にし、実質的に応力のない、
ゆるんでいる、低い欠陥状態密度の堆積された半導体合
金材料の高光導電性膜の堆積を可能にする。ここに示さ
れた高品質半導体薄膜の堆積のための方法及び装置をよ
り良く理解するためには、フツ素及び水素はただアモル
フアスシリコンに存在する未結合手及び他の欠陥状態を
補償するように用いられてきており、そのことにより光
電池の合金及びデバイスをつくるという点は評価しなけ
ればならない。しかしながら、狭いバンドギヤツプ材料
をつくるためのゲルマニウム合金，錫合金，鉛合金（以
下に又『初期材料』としてシリコン合金と共に言及され
るが）のような他の半導体合金と組合せて採用すると、
ある場合においては水素とフツ素が十分な補償作用を示
すことは特に難しいということがわかつている。ここで
用いられたように補償は初期材料における未結合手の除
去としてのみならず、未結合手の存在しない新たな化学
的配置の発展として定義される。出願者は、フツ素及び
水素が二価になるゲルマニウム，錫及び鉛の傾向に直接
関連づけられるように狭いバンド・ギヤツプ材料の未結
合手に対して補償ができず、あるいは他の非テトラヘド
ラルな配置を予測できないということを確認している。
前記狭いバンドギヤツプ材料の４つの価電子のうちの２
つが減少した反応性を示すときに形成される価電子の
『不活性電子対』の存在により引起こされた歪んだテト
ラヘドラルな、二価の、又は他の非ヘドラルな組合せが
予測されるために、このような狭いバンド・ギヤツプ材
料の傾向を最小化し、なくすための試みが以前から行わ
れてきた。部分的にはそういつた問題は解決され、補償
エレメントの結合において不活性電子対をその使用を与
える配置が予測されるようにその配位を拡大させるため
に励起し又は活性化することにより改良された半導体材
料が得られた。換言すれば前駆体反応ガスの励起は孤立
又は不対の価電子の配位の広がりをもたらし、エネルギ
ーギヤツプにおいて低い欠陥状態密度（1016cm-3(ev)-1
以下の）を示す低いバンド・ギヤツプ材料をつくること
となる。本発明は広範囲な材料の薄膜の作製及び堆積の
ための方法及び装置を提供し、堆積された薄膜はバンド
・ギヤツプにおける低い欠陥状態密度を示し、予め特別
に選択された化学的、物理的、配置的及び電気的特性に
よつて特徴づけられる。そして重要なことは、特別仕様
された薄膜は、基材上に前もつて堆積された材料の薄膜
層が基材のいずれにも損傷を与えないプロセスによつて
つくることができる。
本発明に係る薄膜形成方法は、堆積室と、該堆積室内を
排気するための排気手段と、帯状の基体を実質的に水平
な移動経路となるよう該堆積室内を通して搬送するため
の基体搬送機構と、該基体上に厚さ方向にバンドギャッ
プが変化している薄膜を形成するためのガスを供給する
ガス供給手段と、該ガスを予め活性化させるための活性
化手段と、を有する堆積装置を用いて厚さ方向にバンド
ギャップが変化している薄膜を形成する方法であって、
バンドギャップを変化させるための互いに成分の異なる
複数の前記ガスをそれぞれ独立した複数の活性化領域に
おいて活性化し、活性化された前記複数のガスを前記基
体の搬送方向に沿って異なる位置に配置された出口部分
よりそれぞれ前記帯状の基体の表面に向けて供給するこ
とにより前記厚さ方向にバンドギャップが変化している
薄膜を連続的に移動する該基体の表面上に形成すること
を特徴とする。
また、本発明の他の薄膜堆積方法は、堆積室と、該堆積
室内を排気するための排気手段と、帯状の基体を実質的
に水平な移動経路となるよう該堆積室内を通して搬送す
るための基体搬送機構と、該基体上に厚さ方向にドープ
物質の濃度が変化している薄膜を形成するためのガスを
供給するガス供給手段と、該ガスを予め活性化させるた
めの活性化手段と、を有する堆積装置を用いて厚さ方向
にドープ物質の濃度が変化している薄膜を形成する方法
であって、ドープ物質の濃度を変化させるための互いに
成分の異なる複数の前記ガスをそれぞれ独立した複数の
活性化領域において活性化し、活性化された前記複数の
ガスを前記基体の搬送方向に沿って異なる位置に配置さ
れた出口部分よりそれぞれ前記帯状の基体の表面に向け
て供給することにより前記厚さ方向にドープ物質の濃度
が変化している薄膜を連続的に移動する該基体の表面上
に形成することを特徴とする。
本発明の示された方法によれば、個々の、相対的に高い
圧力活性化領域は前駆体反応ガス、状態低減エレメン
ト、補償エレメント等を励起するため堆積室内にて提供
される。
活性種を堆積・反応させるため比較的低い圧力堆積領域
が近接して提供されるのに対してただ明確に選択された
温度及び圧力レベルで堆積領域の中へ個々の励起された
反応ガスを導入することにより、応力のない、テトラヘ
ドラルに配位した低い欠陥状態密度の半導体合金薄膜は
堆積された半導体合金の汚れを最小にするのに対し、高
い堆積速度をもつて近接的に堆積された基材上へ堆積さ
れ得る。
ここで用いられる「活性化された」若しくは「励起され
た」という用語は、例えばイオン化されたり、ラジカル
化されたり、電気的に励起されたり、熱的に励起された
り光励起されたりすること、又は何らかの結合物をつく
つたりするようにそのエネルギーレベルでの増大を経た
前駆体ガス反応物のような材料のことを指すものだとい
うことは銘記すべきである。活性化は電気的、化学的、
熱的、機械的又は光学的エネルギーの入力によつて起き
てもよい。さらに特定して云えば、下記に詳しく述べら
れる本発明の１つの好適例において、強力なガス流束は
前駆体反応ガスや状態低減エレメント等へ向けて衝突さ
せられ、堆積領域の個々の活性化領域の中へ導入され、
それにより前記前駆体ガス及び状態低減材料エレメント
を、ガス種が励起状態のままでいるのに対し該ガス種の
堆積及び表面結合を促進するように励起させる。
本特許の出願に際して示された主題は、応力のない結
合、テトラヘドラル配位、エネルギーギヤツプにおける
低い欠陥状態密度及び所望の光伝導的諸特性により特徴
づけられた半導体合金材料の薄膜を堆積させるために特
定的に設計された装置及び特別仕様されたプロセスを示
すことにより、この出願人の前の出願とは異なるもので
あることの強調である。
上記諸特質により特徴づけられた半導体合金を高体積ベ
ースで連続的に製造するために最も実用的な方法は前駆
体ガス反応物を強力すなわち高いエネルギー状態のガス
流束により反応物を励起させるために装置の活性化領域
中へ導入することであるということがわかつた。堆積装
置の他に必要な構成部分と同じように前駆体ガス反応物
を活性化させる強力なガス、基材に対する活性化機構の
作動的な配置及び反応物の供給源を用いると、予めなさ
れた研究を商業生産に特定して応用させる本発明の特色
を示すこととなる。
このような大面積のものの大量生産装置は(1)汚れの導
入を避けるために、(2)前駆体ガス反応物，状態低減材
料エレメント，補償エレメント及び活性化された形のド
ープガスを個別的に導入し、そして(3)活性化された反
応物，エレメント及びガスをフリーラジカル若しくは他
の励起状態寿命がテトラヘドラルに配位された半導体合
金の形で基材上で堆積及び化合するに先立つて消滅させ
られないように個別的に移動させるために多いに注意が
払われなければならないという点で単に「スケールアツ
プ」操作以上のものを伴つていることは評価されなけれ
ばならない。
本発明のこれら及び他の利点は以下の図面の簡単な説
明、発明の詳細な説明及び前の特許請求の範囲により明
らかにされるであろう。
ここで示されているのは中でもテトラヘドラルに配位し
圧迫されていない結合を示す、低い欠陥状態密度をもつ
半導体合金材料の薄膜堆積のための装置である。該装置
は、堆積領域及びスペースを置かれるも互いに作動的に
連絡し合うように近接的に配置された複数の活性化領域
を含む堆積室と、帯状基材と、堆積領域を通して該基材
を連続的に移動させるように構成された機構と、真空化
及び堆積室のための手段とを有する。該装置はさらに半
導体前駆体材料の供給源、少くとも１つの状態密度低減
エレメント，個別的に半導体前駆体材料及び状態密度低
減エレメントを各活性化領域において個別的な強力ガス
流束を供給することにより励起させるための手段と、前
駆体材料及び状態低減エレメントを個々の活性化領域及
び前駆体材料を活性化領域において活性的にさせるため
の装置内へ導入するための手段とを含むものである。最
後に該装置は活性化された半導体前駆体材料及び状態低
減エレメントを活性種の寿命内に堆積領域中へ送るため
の手段を含むものであり、そこで該活性種は帯状基材の
堆積表面上へ堆積される。
本発明の１つの実施例においては、半導体前駆体材料及
び状態密度低減エレメントを個別的に励起させるための
手段は、堆積室の活性化領域へ強力なガス流束を供給す
る（フリーラジカル発生器としても用いられてよい）イ
オン銃である。強力なガス流束はイオン化された流束で
あつてもよく、中性束すなわちフリーラジカル束は半導
体前駆体材料及び状態低減材料に該材料及びエレメント
を活性化させるために射突するように構成され、方向性
をもつて送られる。
また好適な具体例にては半導体前駆体材料及び状態密度
低減エレメントを励起させるための手段は、各々が強力
なガス流束を供給するように構成された複数のイオン銃
を有してもよい。個々の活性化領域は半導体前駆体材
料、状態低減エレメント，ドープガス及び補償ガスの個
々の混合物の受容及び活性化のためのイオン銃に関与し
ている。この方法においては強力なガスの特定種は複数
の活性化領域の個々の領域にて発生されてもよく、それ
にひき続くものはこれら強力な種を経路上を動いていく
基材網の上へ堆積させ、結合させるための活性化領域中
へ送ることのみである。
ここでまた示される方法は半導体合金材料の薄膜を堆積
させるものである。
次に本発明の実施例を図面に基づいて説明する。
光起電力セルについて 図面特に第１図には、各々が半導体合金を含む連続的pi
n層の複数個によつて形成された光起電力セルが全体と
して参照符号１０で示されている。このセル１０は本発
明の原理を利用して作製され得るタイプの電子装置の典
型的なものの一つであり、本発明の改良された堆積シス
テム及び方法の機能乃至作用及び効果乃至利点をよりよ
く理解するためにはセル１０について詳細に説明しなけ
ればなるまい。
より特定的には、第１図は、個々のpin形セル12a,12b,1
2cからなる太陽電池の如きpin形光起電力装置１０を示
している。最下位のセル12aの下には、(1)セル１０の残
りの層を支持しており(2)セルの底部電極として機能す
る基盤基体乃至基材１１がある。基盤１１は、金属等の
導電性材料で形成されていても、導電性層が上に堆積さ
れたガラス又はプラスチツク等の電気絶縁性材料で形成
されていてもよい。
ある種の用途のためには、本発明に従つて半導体材料を
堆積する前に薄い酸化物層及び／又は一連の乃至直列の
基部接触及び／又は反射層を基盤上に堆積させる必要が
あるかもしれないけれども、「（基体、基材又は）基
盤」という用語は導電性支持部材のいならず、予備乃至
前処理によつて該部材に付加されるいかなる要素をも含
むものとする。
セル12a,12b,12cの各々は、少なくともシリコン又はゲ
ルマニウム合金を含むアモルフアス半導体合金で作製さ
れている。半導体本体の各々は、ｎ形伝導性半導体層20
a,20b,20c、真性半導体層18a,18b,18c、及びｐ形伝導性
半導体層16a,16b,16cを含む。図示の如く、セル12bは中
間のセルであり、第１図に示されているように、本発明
によれば、図示のセルに更に中間セルを付加積層しても
よい。
半導体層の堆積の後、更に別の環境中で又は連続的プロ
セスの一部として、更なる堆積プロセスを行なうように
してもよい。この段階では、この明細書中で頂部又は上
部電極としても言及されているＴＣＯ（透明導電性酸化
物）層２２、好ましい一具体例ではインジウム・スズ酸
化物で形成されているものが、半導体材料の頂部に堆積
される。セル１０が十分広い面積のものである場合又は
ＴＣＯ層２２の導電率が不十分である場合には、装置乃
至デバイスにグリツド状電極をとりつけてもよい。グリ
ツド２４はＴＣＯ層を通るキヤリアのパスを短かくし
て、収集効率を増大させる。
第１図に図示したセルはpinセルを積層したものである
が、本発明は、単一のpinセル、積層されたもしくは単
一のnipセル、pnセル、シツトキ・バリア・セルの如き
他のセル装置又は他の薄膜半導体装置を作製するために
用いられ得る。
本発明の有利な点に関する前の説明及び積層された光起
電力セルの本来の特性から明らかなとおり、狭バンドギ
ヤツプ材料（ゲルマニウム、スズ、又は鉛合金）が、第
１図に図示されたセルの如き三層タンデム太陽電池１０
において最も好ましく利用される。太陽電池１０のうち
の頂部セル12cは、米国特許第4,217,374号及び第4,226,
898号に記載されている如く、1.7〜1.9eVのバンドギヤ
ツプを有する例えばアモルフアスシリコン合金のような
半導体合金材料で通常形成されている。第二番目の又は
中間のセル12bは、通常、米国特許第4,342,044号に記載
されている如く1.4〜1.7eVのバンドギヤツプを有する例
えばアルモフアス・シリコン・ゲルマニウム合金のよう
な半導体合金材料で形成されている。最下位のセル12a
は0.8〜1.3eV（好ましくは1.1eV）のバンドギヤツプを
有する例えばアモルフアスゲルマニウム合金の如き半導
体合金材料で形成されている。
堆積せしめられる半導体合金材料の望ましい特性の一つ
は四配位であることであり、この配位はこの明細書に記
載の方法及び装置によつて確実に達成されなければなら
ない。この目的のために、バンドギヤツプ中の状態密度
を増大させることなく太陽電池１０の半導体合金層のバ
ンドギヤツプを変化乃至調整するために多数の可能性の
ある合金材料が利用され得る。ドープされているかいな
いかにかかわらず、合金材料は、シリコン及び／又はゲ
ルマニウム及び／又はスズ及び／又は鉛の組合を含む。
従来の好ましい薄膜ゲルマニウム・シリコン合金は、最
適なタンデム型光起電力装置を作製するためにはあまり
多くの欠陥状態をバンドギヤツプ中に有している故に、
半導体合金材料の元素としてのゲルマニウムの添加は、
本発明の方法によつて高められる。従来のものとは対照
的に、本発明の原理に従つて形成されたタンデム型太陽
電池１０は３０％よりも大きい効率を有する光起電力装
置を提供し得る。
この明細書で具体化されている原理に従つて、二価の配
位よりも四配位結合を高める他の元素が、主たる材料及
び／又は状態密度低減元素に対して痕跡程度添加されて
もよい。（他の可能性のある有利な性質を制限すること
なく）この明細書において「四配位結合増進体」と規定
されるこの元素は、四配位構造を増加させるのみなら
ず、(1)化合物補償体として働くこと、及び(2)四配位性
を強制すべくすき間をうめることができる。これは、
(1)半導体合金の母材（host matrix）中に導入される原
子の大きさ、(2)半導体合金の母材中に導入される原子
の電荷、及び(3)すべての四つの結合位置をみたすこと
（例えば、二価の原子はゲルマニウムの二価につく）に
よつて達成される。
堆積装置について 第２図は、全体として符号３０で示され、本発明の原理
に従つて構成されており、特に内部応力のない乃至少な
い（streso-free）、欠陥状態密度の低い四配位結合半
導体合金材料の薄膜層を細長い帯状の基体材料３６の堆
積表面上に連続的に堆積させるように構成された堆積装
置の概略を示している。この堆積装置３０は、細長い帯
状の基体材料３６がまわりに巻回されている基体送給心
棒を収容するように構成された基体供給室３２を有して
いる。堆積室は供給室３２を出た後、帯状基体材料３６
に実質的に水平な移動経路を採らしめるように方向づけ
るためのアイドラ・ローラ４０を有する転向室３８を含
んでいる。帯状材３６の移動経路は実質的に水平である
と記載しているけれども、この移動経路は、実際には、
基材が装置３０の堆積室を通つて移動する際少し下落乃
至たるみを生ずるように、懸垂線状になつている。図示
していないけれども、転向室３８又は他の上流の室は、
帯状基体材料３６が下流の堆積室に入る前に基材材料３
６の少なくとも堆積表面をクリーニングするためプラズ
マ・クリーニング・ステーシヨンの如き基体クリーニン
グ設備を含んでいてもよい。
堆積装置３０は、図示の如く少なくとも三つの堆積室４
２，４４，４６を含んでいる。三つの室４２，４４，４
６のうちの各堆積室は、その中を通過する帯状基体材料
３６上に半導体合金材料層を連続的に堆積させるように
構成されている。第２図は堆積装置の単なる概略図であ
つて、光起電力セルの作製のための半導体合金材料を連
続的に堆積するための一つの可能性のある具体例を模式
的に例示しているにすぎないことに注意されたい。例え
ば、第２図は、（第３の堆積室４６の後の破断線からも
明らかなとおり、）堆積装置３０の堆積室のうち最初の
三つ組のみを示している。堆積装置で作製される電子装
置乃至半導体装置の構成に応じて、特定の個数の堆積室
を有するように堆積装置を特別にあつらえることができ
ることは明らかである。しかし乍ら、図示の便宜及び簡
明さのために、光起電力セルの作製に用いられる半導体
材料の三層を堆積するように構成された三つの堆積室の
みを示したが、この開示は実施を可能ならしめるに十分
であろう。例示的数の室は、また、他の電子的、半導体
の、又は光応答性の装置の作成のために半導体材料層を
何層でも所定の層だけ堆積させるに都合がよいように変
更され得るという教示を与えている。
第一の堆積室４２は、（第１図に関連して図示し説明し
たセル１０と同様な）pin形光起電力セルの作製の一段
階として、ｐ形アモルフアスシリコン合金半導体材料層
を堆積するように構成されている。堆積室４２は、別々
の機器乃至手段であることを象徴的に示すように離間し
て示された複数の導管４８を有している。これらの導管
の各々は、前駆体プロセスガス、状態密度低減元素、ド
ープ物質を含むガス、又は補償ガスを個別に活性化し、
プロセスガス、状態低減元素、ドープ物質のガス及び補
償ガスの活性化された気体状の種を、堆積室４２のうち
帯状基体材料３６の近くに位置する堆積領域５０に別々
に導入するように構成されている。ほぼ暗示した如く、
活性化及び導入機器手段４８は、（プロセスガス、状態
密度低減要素（元素）、ドープ物質のガス、又は補償ガ
スからなる）気体状反応体が内部を流れる導管の形で図
式的に示されているけれども、これは単に図示の便宜の
ための表示乃至表現にすぎない。
プロセスガス、状態低減元素、ドープ物質のガス、及び
補償ガスを活性化するための機器（手段）及び方法につ
いてのより詳細な説明は、第３図及び第４図の詳細な説
明につづいて行なう。図示の具体例において第一の堆積
室４２はｐ形アモルフアスシリコン合金材料の層を堆積
するように構成されている。このｐ形アモルフアスシリ
コン合金材料は、シラン、ジシラン、四フツ化シリコ
ン、クロロシラン等のシリコンをベースとするプロセス
ガスから選択された主たる半導体材料用のものに、少量
のジボラン等の一つ以上のｐ形ドープ物質ガスが合金用
に加えられてなるが更に、(1)シリコン合金のバンドギ
ヤツプを調節すること、(2)シリコン合金の状態密度を
低減させること、又は(3)シリコン合金の化学的、光学
的、機械的及び／もしくは電気的特性を修飾乃至変更す
ることのために必要ないかなる付加的な状態密度低減又
はバンドギヤツプ調節元素が加えられてもよい。前記の
各物質乃至ガスの各々は、活性化及び導入手段（機器）
に個別に導入される。この発明に従つて開示されている
方法及び装置は各種の気体状反応体の使用に適用可能で
あり、例えばゲルマニウムの如き狭バンドギヤツプ半導
体合金材料にも使用される。
第２図の堆積装置３０の説明を続けると、使用済の気体
状反応体は、図示していない真空ポンプに動作的に接続
されている排気管５２によつて堆積室４２から排気され
る。堆積室４２からの気体の排気（量）に対する活性化
されたプロセスガス、ドープ物質ガス、補償ガス、及び
状態密度低減要素の室４２への導入（量）の制御は、室
４２の堆積領域５０でのある減圧が保たれるように行な
われる。堆積室４２は、更に、帯状基体材料３６が堆積
領域５０を通過する際帯状基体材料３６を予め選択した
堆積温度に保つための基体ヒータ５４を有している。好
ましい具体例では、帯状の基体材料３６は磁気的に吸引
され得る材料から形成されている故、堆積領域５０に滑
らかな堆積表面に与えるために、張力を保つべく一つ以
上の磁石５６を動作的に配置することが望ましい。
ｐ形堆積室４２の下流には、予め堆積されたｐ形半導体
材料の層の上に真性のアモルフアスシリコン合金半導体
材料の層を堆積させるように構成されている真性堆積室
４４がある。真性堆積室４４内に導入される気体状反応
体がｐ形堆積室の場合と異なること及び真性堆積室４４
内の堆積領域５０はかなり拡大されていることという主
な例外があるけれども、真性堆積室４４はほぼｐ形堆積
室４２と同様である。堆積領域５０として追加の長さが
必要なのは、真性半導体材料の厚さはｐ形半導体材料よ
りもかなり大きくされるためである。真性室４４の活性
化及び送給機器乃至手段４８は、ｐ形室の手段と同様
に、活性化された真性プロセスガス、ドープ物質ガス、
補償ガス、状態密度低減要素を真性室４４の堆積領域５
０に与えるように構成されている。真性前駆体反応体ガ
スは、ｐ形ドープ物質のガスが完全にはなくされないと
しても、ｐ形ドープ物質のガスの量がかなり減少せしめ
られる点を除き、ｐ形ドープの半導体合金材料の層の堆
積に利用された前駆体ガスとほぼ同様でよい。真性堆積
室４４もまた、排気導管５２、基体ヒータ５４、及び一
つ以上の磁石５６を有している。この導管、ヒータ、及
び磁石は、Ｐ形堆積室に関して上述したのと同様に動作
するように構成され配置されている。
真性堆積室４４のすぐ下流では、帯状基体材料３６はｎ
形堆積室４６を通過する。このｎ形堆積室４６は、帯状
の基体材料３６上にｎ形アモルフアスシリコン合金材料
を堆積するように構成されている点を除き前述の上流側
の堆積室とほぼ同様である。ここでも、前駆体プロセス
ガス、ドープ物質ガス、補償ガス及び状態密度低減元素
が機器乃至手段４８によつえ活性化され活性化されたｎ
形プロセスガス、ドープ物質ガス、補償ガス、及び状態
密度低減元素が堆積室乃至領域４６の堆積領域５０に与
えられるように送給される。ｎ形前駆体プロセスガス混
合物は、該ガス混合物がリン又はヒ素の如きｎ形ドープ
物質材料をも含む点を除き、真性前駆体プロセスガス混
合物と同様である。先行の室と同様に、ｎ形堆積室４６
は排気導管５２、基体ヒータ５４、及び一つ以上の磁石
５６を有している。この導管、ヒータ、及び磁石は、上
流の堆積室に関して説明したのと同様に動作するように
構成され配置されている。
基体供給室３２、基体転向室３８、及び少なくとも一組
の三室からなり順に配置された堆積室42,44,46は、各々
気体ゲート５８によつて動作的に相互接続されている。
帯状基体材料３６が動くように構成されているけれど
も、隣接し動作的に相互接続された堆積室の各々の雰囲
気の汚染を実質的に防ぐように構成されているのはガス
ゲート５８の各々の中に形成された通路による。
図示し説明したように、堆積装置３０の三つで一組の堆
積室は、該室を連続的に通過する帯状基体材料上に半導
体材料のｐｉｎ形層を順に堆積するように特に構成され
ている。一つ以上の付加的堆積室を含ませることによ
り、又は三つ一組の堆積室を追加することにより、第１
図に示したセルと同様のデユアルのタンデム形光起電力
セルの如き他の構成の装置が、応力の（少）ない結合、
低い欠陥状態密度及び四配位結合によつて特徴づけられ
る状態で、連続的で低コストのロール・ツー・ロール
プロセスによつて作製されるかもしれない。更に、堆積
室に導入されるプロセスガス前駆体混合物、状態低減元
素、ドープ物質ガス及び補償ガスを変えることによつ
て、例えば、実質的にアモルフアスのゲルマニウム合金
属、実質的にアモルフアスのゲルマニウム・シリコン合
金属カドミウムのテルル化物層等の如き組成的に異なる
半導体合金材料層が、活性化、堆積及び帯状基板材料３
６の堆積上面上での組合によつて、堆積室ですぐに形成
されるかもしれない。
第３図には、装置３０の代表的堆積室４１の動作要素が
一部断面にした拡大斜視図で示されている。この要素
は、第２図の装置３０に関連して図示し説明した要素と
機能及び構造において類似している。より詳細には、第
３図は、前駆体プロセスガスと状態密度低減元素とドー
プ用ガスと補償ガスとを活性化して送給する機器乃至手
段４８の本発明に従う好ましい一具体例が示されてい
る。通常の条件において、前駆体プロセスガス、状態低
減ガス、ドープ物質及び補償ガスの活性化は、この具体
例では、窒素の如き中性ガスのイオンを前記ガスにぶつ
けることによつて達成される。従つて、好ましい具体例
においては活性化手段は、イオン化された窒素原子束を
与えるように構成されたイオン銃からなり、このイオン
銃は、そこを通つて流れる前記プロセスガス、状態低減
要素又はドープ物質ガス又は補償ガスのいずれかにエネ
ルギ的に（エネルギを与えるように）衝突して、それを
励起する。
前駆体プロセスガス、状態密度低減元素（要素）、ドー
プ物質ガス又は補償ガスのイオン活性化は符号６０で示
されており、堆積室４１の直上に動作的に位置せしめら
れており、小さい通路６２を介して堆積室に動作的に乃
至連通せしめられている離散的な活性化室において達成
される。高められたエネルギ状態の前駆体ガス、高めら
れたエネルギの状態低減元素、高めエネルギ状態のドー
プ物質ガス、高められたエネルギ状態の補償ガスが、帯
状基体材料３６の堆積表面上の堆積及び反応のために堆
積室４１に個別に導入されるのはこの離散的な通路６２
を介してである。
堆積装置３０の堆積室４１の上部壁５９の下で且つ内側
を通つて、薄膜状半導体合金材料が堆積される帯状基体
材料３６が連続的に移動せしめられる。帯状基体３６を
あたためるための加熱要素５４ａを複数個有する前述の
基体ヒータ装置５４及び堆積されなかつた気体を除去す
るための前述の排気導管５２は帯状基体材料３６の下に
動作に適するように配置されている。好ましい具体例に
おいては、堆積室４１の上部壁５９の大部分の上には、
本発明の複数の活性化及び送給手段４８が動作に適する
ように配置されている。堆積室の上部壁５９と帯状基体
材料３６との間には帯３６上に堆積される気体が反応し
励起状態でいることを確実にするための紫外光源の如き
エネルギ放射源が一つ又は離間して複数個動作に適する
ように配置されている。
紫外光の如き放射エネルギの使用は、本発明のプロセス
においていくつかの利点を与えている。帯状基体３６の
堆積表面を照射することによつて、該表面上に堆積され
たガスが更なる反応を行ない易い励起状態に保たれるよ
うにしてもよい。このようにして、寿命の短かい活性種
が薄膜材料の堆積のために実際的に利用されてもよい。
加えて、放射乃至輻射エネルギを利用することによつ
て、特定の所望の堆積種が高精度に堆積環境を制御すべ
く選択的に活性化されてもよい。光化学技術の当業者に
はよく知られているように、特定の分子又は原子種を励
起してその場にある該種を活性化するべく特定の波長の
光が利用されてもよい。適当な波長の光が利用されるよ
うに選択することによつて、堆積環境が正確に制御され
てもよい。
前述の如く、離散的な、プロセスガス、状態密度低減要
素乃至元素、ドープ物質ガス、及び補償ガスの活性化及
び送給手段４８の各々は、その中を特定的に流れるよう
に構成された前駆体プロセスガス、状態密度低減元素、
ドープ物質ガス及び補償ガスの夫々の離散的流れに衝突
し、励起する高エネルギ状態の不活性ガス流束を初期化
するように構成されている。
この目的のために、活性化機器４８の各々は区画室６０
内に収容されている。この区画室６０は、該室６０の内
部を外部環境から電気的に分離するために二重壁構造に
なつている。従つて、区画室６０は、第一に導電性囲磽
６２を含む。この導電性囲磽６２のまわりには、該囲磽
６２の全外側表面をおおうように電気絶縁性層６４が配
設されている。不活性な活性化する、イオン化されたガ
スを囲磽６２の内部に送るために、囲磽６２の内部の一
末端と動作的に連通して、少なくとも一つ、好ましくは
複数の活性化ガス入口導管６６が設けられている。活性
化ガス入口導管６２の下流側には、囲磽６２の内部の横
断面域全体を占めるように、例えば孔あき金属又は金属
のメツシユ等の如き気体、透過性材料で形成された複数
の長方形状の電極６８，７０，７２が配設されている。
活性化ガス入口導管６６及び長方形状電極板６８，７
０，７２の下流側には、少なくとも一つの前駆体プロセ
スガス、又は状態密度低減要素、又はドープ物質ガス又
は補償ガス入口７４が、プロセスガス、又は状態低減要
素、又はドープ物質ガス、又は補償ガスを活性化手段４
８の活性化領域７６に導入すべく動作的に配置されてい
る。ここで、「プロセスガス」という用語は、単一の半
導体プロセスガスのみならず、本発明の原理に従つて半
導体合金材料の高品質の特別あつらえて薄膜として順に
堆積せしめられるように構成された前駆体半導体プロセ
スガスをも含むものと意図され、規定されている。前駆
体プロセスガスは主たる半導体膜形成用ガスのみを含む
ことに注意されたい。なぜならば、状態密度低減要素
（元素）、ドープ物質ガス、堆積容易化試薬、バンドギ
ヤツプ修飾乃至変更ガス（補償ガス）の如き補助的なガ
ス及びキヤリアガスは個別に高いエネルギ状態にされて
堆積領域５０に導入されるのが望ましいからである。活
性化手段乃至機構４８の最下流端部では、堆積室４１の
堆積領域５０と動作的に連通するように活性化手段４８
の活性化領域７６を位置させるために、狭い通路６２を
形成するように二重壁の区画室６０が曲げられている。
プロセスガス及び状態密度低減要素、ドープ物質ガス及
び補充ガスの活性種が励起された状態のまゝ帯状基体材
料の堆積表面で結合され得るように、活性化領域７６は
堆積領域５０と近接していなければならない。
動作時には、典型的にはヘリウム、ネオン、アルゴン、
キセノンの如き不活性ガス、窒素、又はこれらの混合ガ
スからなる活性化ガスが、複数の活性化ガス入口導管６
６を介して活性化機構４８中に導入される。電極板６
８，７０，７２は電圧源（図示せず）から給電されてい
る。より詳しくは、第一の電極板６８は第二の電極板７
０に対して好ましくは正電位に給電されている。不活性
の活性化ガスが導入され、第一及び第二電極６８，７０
間に形成された電界のために第一及び第二電極６８，７
０間の領域でイオン化されるように透過性電極６８を通
つて流れる。不活性ガスのイオン、典型的には正に帯電
したイオンは負に帯電された第二電極７０の方に引つぱ
られ電極７０の中の孔を通過し、高いエネルギにされた
活性化用不活性ガスのイオン化された流れ乃至束を形成
する。第３図に示された具体例では、ここで加速電極板
として言及する第三の電極板７２がイオン化された活性
化ガス束に更にエネルギを与えるように設けられてい
る。この加速電極板７２は、第二電極板７０の孔を通過
したイオンされている活性化ガスを引きつけるように第
二電極板７０の電位に対して負の電位に給電されてい
る。更に高エネルギにされたイオン化された活性化ガス
の一部は、各活性化手段４８の各活性化領域７６中に高
エネルギ状態のイオン化された活性化用の不活性ガスを
導入するように、加速電極板７２の孔を通つて流れる。
より詳しくは、前駆体ガス供給源７４からの前駆体プロ
セスガス、状態低減要素供給源７５からの少なくとも一
つの状態密度低減要素、ドープ物質ガス供給源７７から
のドープ物質ガス、又は補償ガス源７９からの補償ガス
が夫々プロセスガス入口導管７４ａ、状態低減要素入口
導管７５ａ、ドープ物質ガス入口導管７７ａ、又は補償
ガス入口導管７９ａから活性化領域７６に導入される。
活性化領域７６において、前駆体プロセスガス、状態低
減元素、ドープ物質ガス、又は補償ガスに不活性ガスの
高エネルギ流束がいつたん衝突すると、プロセスガス、
状態低減要素、ドープ物質ガス又は補償ガスの原子乃至
分子が高いエネルギ状態に励起される。夫々の高エネル
ギにされたガスは、活性化機構４８の狭い通路６２を通
つて下流に掃引され、堆積室５１の堆積領域５０に導入
される。プロセスガス、状態低減要素、ドープ物質ガ
ス、及び補償ガスが、堆積室５０を通過している帯状基
体材料３６上に実質的に応力が少なく、四配位結合して
おり、欠陥状態密度の低い半導体合金材料の薄膜を形成
するように個別に堆積され結合されるのは堆積室５０内
においてである。
以上では、本発明の動作は、前駆体プロセスガス、状態
低減元素、ドープ物質ガス又は補償ガスの夫々を個別に
活性化するためにイオン化された不活性ガスの（比較
的）高エネルギ・ビームが採用されている場合について
説明されたが、本発明はこの例に限定されない。ある場
合には、夫々の前駆体ガスを活性化するために中性の高
エネルギ状態の乃至励起状態のガス流束を採用するのが
望ましいかもしれない。そのような場合、前記の高エネ
ルギ状態のイオン化された活性化ガス流束の通路に活性
化用の不活性ガスの原子又は分子の電荷を中性化するた
めのフイラメントが含まれるかもしれない。このような
中性化技術は真空堆積の技術分野の当業者には周知であ
る故詳しい説明は不要であろう。更に、前述の活性化手
段の構造は、本発明の精神を維持したまゝ、変更され得
る。たゞ一つの要請は、前記活性化手段は、高エネルギ
の活性化用の不活性ガス流束を活性化領域７６に導入し
得ることである。例えば、カウフマン・イオン銃の如き
他のイオン源を、本発明の精神乃至範囲からズレること
なく採用し得る。同様に活性化用の不活性ガスは、活性
化機構乃至手段４８内で前記活性化（用）ガスを帯電さ
せるように構成されており、外側に配置された誘導コイ
ルによつてつくられてもよい。ある場合には、活性化ガ
スが、前駆体プロセスガス、状態低減元素、ドープ物質
ガス、又は補償ガスの夫々と高いエネルギに励起可能に
接触するについやす時間を延ばすべくイオン化された活
性化ガスの高エネルギ流束をとじ込め、集束させ、又は
曲げるように一つ以上の磁石を含むことが望ましい。
第４図は、第２図及び第３図に図示した装置の堆積室の
詳細を更に図示した拡大図である。第４図の装置は、堆
積室４１を通過する帯状の基体材料３６上に応力の
（少）ない、四配位結合をした、欠陥状態密度の低い半
導体合金材料の薄膜を連続的に堆積させるように特に構
成された単一の堆積室４１を示している。堆積室４１
は、第３図に関連して図示し前に説明したものとほゞ同
様であり、堆積されなかつたガスを除去するための排気
導管５２と、基体をあたゝめたための複数の加熱要素５
４ａからなる基体ヒータ５４と、プロセスガス、状態低
減元素、ドープ物質ガス、補償ガスの高いエネルギ状態
に励起された種が、活性化された状態のまゝ、帯状基体
の堆積表面に堆積せしめられ、結合され得るように帯状
基体材料３６に十分に近接して位置する堆積領域とを有
している。もちろん、空間的に離間した紫外光源は、前
記種が励起状態のまゝ堆積及び結合が行なわれることを
確実ならしめる。
第４図に図示された本発明の具体例は、活性化されたプ
ロセスガス、状態低減元素、ドープ物質ガス、補償ガス
が６０ａ〜６０ｇの如く、隣接しているけれども、離散
的な複数のガス活性化装置から夫々図示の如く個々別々
に室４１の堆積領域５０に導入される点及び第３図に図
示したものと異なつている。ここで各活性化装置は、第
３図に関連して前に説明した活性化装置６０と機能及び
構造の点でほゞ同様である。この目的のために、各活性
化装置６０ａ〜６０ｇは、活性化用不活性ガスを導入す
るための少なくとも一つの活性化ガス入口導管６６ａ〜
６６ｄと、符号６８ａ〜６８ｄ、７０ａ〜７０ｄ、７２
ａ〜７２ｄで示す如く、活性化用不活性ガスを高エネル
ギにするための活性化電極板と、活性化装置６０ｇ（６
０ａ）の活性化領域７６ａに前駆体ガスを導入するため
の前駆体プロセスガス入口７４と、活性化装置６０ｂの
活性化領域７６ｂに状態低減元素を導入するための状態
密度低減元素入口（図示せず）と、活性化装置６０ｃの
活性化領域７６ｃにドープ物質ガスを導入するためのド
ープ物質ガス入口（図示せず）と、活性化装置６０ｄの
活性化領域７６ｄに補償ガスを導入するための補償ガス
入口（図示せず）とを含む。
符号６０ａ〜６０ｇの如き複数の活性化装置の使用は、
堆積プロセス全体をより確実に制御することを可能にす
る。なぜならば、各々の離散的な活性化装置が、夫々に
導入される前駆体プロセスガス、状態低減元素、又はド
ープ物質ガス、又は補償ガスのうちの特定の種を活性化
するように特に最適化され得るからである。注意して適
当な前駆体プロセスガス、又は状態低減元素、又はドー
プ物質ガス、又は補償ガスを選択することによつて、適
当な活性化用不活性ガス、電極板６８，７０，７２に付
与される電荷の大きさ及び極性、特に特定の種が、競合
する汚染種から妨害されることなく特定的に個別に高い
エネルギ状態にされ得、その結果帯状基体材料３６の堆
積表面上に生ずる半導体合金を形成すべく結合する特定
の種の結合を生じさせる。これは、前述の如く、活性化
装置のうちの一つ、例えば装置６０ａを、シランの如き
主たる前駆体プロセス・ガスの高エネルギ状態への励起
に最適化ならしめ、第二の活性化装置、例えば装置６０
ｂを、四フツ化シリコンの如き状態低減要素乃至元素の
高エネルギ状態への励起に最適化ならしめ、装置６０ｃ
の如き活性化装置をジボランもしくはホスフインの如き
ドープ物質ガスの高エネルギ状態への励起に最適化なら
しめ、一組の装置のうち装置６０ｄの如き第四の活性化
装置炭素又はゲルマニウムの如き補償ガスの高エネルギ
状態への励起に最適化ならしめることによつて達成され
る。次に、帯状の基体材料３６を、装置６０ａの通路６
２ａに隣接した堆積室４１の堆積領域を通つて動かすこ
とによつて、Si:Hの如き高いエネルギに励起された前駆
体ガスの薄膜が帯状基体３６の長さｄにわたつて堆積せ
しめられる。帯３６が装置６０ｄの通路６２ｂに隣接し
て形成された堆積室４１の堆積領域５０ｂを通つて動く
際、フツ素の如き高いエネルギに励起された状態密度低
減元素の薄膜がすでに堆積されておりまだ活性化されて
いるシリコン及び水素材料のバルク上に堆積され、該バ
ルク全体と反応する。帯３６が堆積室４１を通つて連続
的に移動すると、Si:H:F材料は装置６０ｃの通路６２ｃ
に隣接して形成された堆積領域５０ｃに入り、ホウ素の
如き高エネルギ状態に励起されたドープ物質ガスがすで
に堆積されまだ活性化されているSi:H:F材料のバルク上
に堆積されバルク全体と反応する。帯３６が堆積室４１
を通つて連続的に移動せしめられると、Si:H:F:B材料は
装置６０ｄの通路６２ｄに隣接して形成された堆積領域
５０ｄに入り、ゲルマニウムの如き補償ガスが、すでに
堆積されているがまだ活性化されている。Si:H:F:B材料
のバルク上に堆積せしめられ、バルク全体と反応する。
このようにして、実質的に応力がなく、四配位結合して
おり、欠陥状態密度の低い半導体合金が帯状の基体材料
３６上に堆積せしめられる。複数組（各組は、好ましく
は四つの離散的な活性化装置６０ａ〜６０ｄを含む）の
活性化装置が、帯状基体材料３６上に半導体合金材料の
比較的厚い層を堆積させるために採用されてもよい。例
えば、もし状態低減元素、ドープ物質元素、及び補償元
素が半導体材料中を500Å拡散するのみであり得、且つ
半導体材料層が3000Åの厚さでなければならないとする
と、高品質の半導体合金材料製の3000Åの厚さの層を堆
積させるためには堆積領域５０に動作的に連通している
少なくとも６組の活性化装置を設けなければならないで
あろう。従つて、第４図は、例えば５００Åよりも厚さ
の大きい半導体合金材料層を堆積させるために部分的な
第二組の活性化装置６０ｅ〜６０ｇを例示している。
加えて、堆積させにくい半導体合金でも、前述のプロセ
スによつて容易に乃至すみやかに作製されることもある
ことに注意されたい。例えば、多くの以前の堆積システ
ムでは、ゲルマンとシランとの混合物が活性化せしめら
れる場合、ゲルマニウムがシリコンよりも高速で堆積さ
れる傾向があつた。従つて、前駆体ゲルマニウム；シリ
コン；プロセスガス流は、すぐにゲルマニウム量が少な
く又は足りなくなり、最後に堆積される膜の組成の制御
が困難なる。しかし乍ら、もし前駆体ガスのうち前記の
二つの主たる成分が離散的に分離された活性化装置で活
性化され、その後にのみ離散的な堆積領域に運ばれるな
らば、最後に堆積される合金の組成乃至構造の制御が容
易に行なわれ得る。尚、堆積領域５０ａ〜５０ｄが「離
散的」であるとして説明したけれども、隣接領域がある
程度重なり合つていてもよい。しかし乍ら、「離散的」
という用語は適用可能である。なぜならば、堆積領域の
各々が主として特定の高エネルギ状態に励起された種の
堆積に専用的に用いられているからである。
多数の活性化装置の使用は、またグレード付けされた及
び／又はプロフイール付けされた半導体材料層の作製を
も容易乃至可能にする。例えば、帯状の基材材料３６は
第４図に示される堆積装置４１を通つて移動する際、第
一シリーズの活性化装置６０ａ〜６０ｇ（ドープ物質ガ
スが堆積せしめられる必要がない場合には、三つの気体
状反応体のみの堆積に特定的に適合するような一組の活
性化機器乃至手段を例示すべく示されている三つの装置
のみからなる）が、第一の組成の半導体合金材料の薄膜
を基体材料３６上に堆積させるように採用されてもよ
い。一方、第二組の活性化装置６０ａ〜６０ｄは前記薄
膜上に半導体合金材料製の次の層を堆積すべく採用され
てもよい。このようにして、厚さ方向に（グレード付け
されたバンドギヤツプの半導体材料という）厚さ全体に
わたつてバンドギヤツプがなめらかに変化している半導
体合金材料が作製される。同様にして、特に、厚さ方向
の全体に亘つてドープ物質気体の濃度が変化することに
よつて特徴づけられる半導体合金材料（プロフイール付
けドープされているという）の薄膜が作製されてもよい
（この使用のためには、場合によつては、装置６０ｅ〜
６０ｇの組に第四の活性化装置が付加されるだろう）。
尚、活性化装置６０ａ〜６０ｇの各々は、単一の特定の
気体状反応体の専用になつているとして説明してきた
が、別の例の場合、より高速の堆積を行なうべく本発明
の第４図の具体例の活性化装置６０ａ〜６０ｇの各々に
おいて、同じ前駆体プロセスガス、状態低減元素等を活
性化するように、一種以上の気体状反応体を高エネルギ
状態に励起すべく一つの活性化装置を用いることが望ま
しいかもしれない。
活性化装置６０が堆積領域５０から別個に形成されてい
ることのために、すでに堆積されているか堆積中の材料
へのイオンの衝突、過熱等による悪影響が実質的に低減
され得る。更に、活性化装置の活性化領域が堆積室の堆
積領域から分割されている故に、二つの領域において異
なる圧力範囲に設定、維持することが可能になる。より
詳しくは、活性化領域６０は、前駆体プロセスガス、状
態低減元素、ドープ物質ガス、及び補償ガスの活性化を
容易に行なうべく、比較的高い圧力に保たれてもよいけ
れども堆積領域５０は堆積された又は堆積中の材料の汚
染を防止すべく実質的により低い圧力に保たれてもよ
い。
以上で説明した本発明の具体例の多くの変形が本発明の
精神又は範囲からズレることなく行なわれ得る。例え
ば、ある場合には、実質的に共存する堆積及び活性化領
域を設けることによつて、前駆体プロセスガス、又は状
態低減元素、又はドープ物質ガス、又は補償ガスを帯状
基体材料のきわめて近くで活性化するのが望ましいかも
しれない。活性化装置６０のこのような変形は、活性化
用不活性ガスの高エネルギの流束を帯状基体材料３６に
ほゞ平行であるが帯状材料３６から若干離間した面内で
吹き出させることによつて容易に達成される。
この場合、活性化用の不活性ガスのイオンは帯状基体材
料３６の極めて近くで前駆体プロセスガス、状態低減元
素（要素）、ドープ物質ガス又は補償ガスに衝突し、極
めて反応性の種（励起状態の寿命が短かい種）を堆積プ
ロセスに利用し得るようにする。本発明の別の具体例で
は前駆体プロセスガス、状態低減元素、ドープ物質ガ
ス、又は補償ガスの一部それ自体が活性化ガスとして利
用される。すなわち、前駆体ガス、状態低減元素、ドー
プ物質ガス又は補償ガスの一部が高エネルギ状態にさ
れ、夫々の気体状の反応体の残りの部分に衝突し活性化
するように付勢される。本発明の更に別の具体例では、
薄膜を堆積するために活性化された前駆体プロセスガ
ス、状態低減元素、ドープ物質ガス、又は補償ガスを利
用する技術が、他の堆積技術（例えば蒸着、スパツタリ
ング、CVD（化学蒸着）、グロー放電堆積等）と組み合
わせて用いられる。このように堆積方法を組み合わせて
用いる場合には、活性化された前駆体プロセスガス、状
態低減元素、ドープ物質ガス又は補償ガスは、前記プロ
セスが生じる堆積領域に送られる。
本発明によれば、(1)エネルギギヤツプ中の欠陥状態密
度が低く（１０15/cm3未満）、(2)局所的な秩序度が厚
く、(3)四配位結合をしており、且つ(4)実質的に応力が
なくひずみのない結合を有するアモルフアス半導体合金
材料の作製が可能になることは前述の説明から明らかで
あろう。
高品質アモルフアスシリコン合金を作製するために以前
に利用されていた従来のプラズマ堆積プロセスの助けを
かりないでこの明細書に記載された改良された半導体合
金を連続的に作製するために、特定的に設計乃至構成さ
れたＵＨＶ技術が開発された。低配位結合のためのシリ
コンの欠陥が、この明細書に記載された生産乃至作製技
術の使用によつて実質的になくされる。この場合、特
に、シリコンは、狭バンドギヤツプ半導体材料と共に合
金材料として利用される。半導体合金が堆積している半
導体合金の特性の更なる制御を可能にするように堆積さ
れるが、本発明は、また、前駆体材料と補償元素とを層
状に組み入れることをも含む。
前記の説明は単に本発明の例示を目的とするものであつ
て、本発明の実施等にあたりこれに限定されない。本発
明の以上に開示した具体例の多くの変形乃至変更が可能
である。
本発明は請求の範囲に規定されているもののみならず均
等なものも含む。
【図面の簡単な説明】
第１図は、各層が半導体合金で形成されているｐｉｎ形
光電池（光起電力セル）を複数個有するタンデム形光起
電力装置の一部の断面説明図、第２図は連続的に前進せ
しめられている帯状基体材料上に半導体合金材料の薄膜
層を複数層連続的に堆積させるように構成されている本
発明の原理に従う連続堆積装置の模式図、第３図は本発
明の原理に従つて前駆体である気体状反応体と状態低減
元素とを励起するための活性化装置の好ましい一具体例
を詳細に示しており、第２図の堆積装置の堆積室の一部
を拡大して破断して示した斜視説明図、第４図は半導体
材料の高品質の薄膜層を作製するための堆積領域に活性
種を導入すべく動作するように配置されており、気体状
の反応体と状態低減元素とを励起するための第３図に示
した複数の離間した活性化装置の一部の断面を拡大して
示した斜視図である。 36…基体材料、41,42,44,46…堆積室、 48…活性化及び送給機構（手段）、 50…堆積領域、52…排気導管、 62…通路、74…半導体前駆体材料供給源、 74a,75a…入口導管、75…状態低減材料供給源、 76…活性化領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−68925（ＪＰ，Ａ) 特開 昭59−63723（ＪＰ，Ａ) 実開 昭58−199571（ＪＰ，Ｕ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】堆積室と、該堆積室内を排気するための排
    気手段と、帯状の基体を実質的に水平な移動経路となる
    よう該堆積室内を通して搬送するための基体搬送機構
    と、該基体上に厚さ方向にバンドギャップが変化してい
    る薄膜を形成するためのガスを供給するガス供給手段
    と、該ガスを予め活性化させるための活性化手段と、を
    有する堆積装置を用いて厚さ方向にバンドギャップが変
    化している薄膜を形成する方法であって、 バンドギャップを変化させるための互いに成分の異なる
    複数の前記ガスをそれぞれ独立した複数の活性化領域に
    おいて活性化し、 活性化された前記複数のガスを前記基体の搬送方向に沿
    って異なる位置に配置された出口部分よりそれぞれ前記
    帯状の基体の表面に向けて供給することにより前記厚さ
    方向にバンドギャップが変化している薄膜を連続的に移
    動する該基体の表面上に形成することを特徴とする薄膜
    形成方法。
  2. 【請求項２】堆積室と、該堆積室内を排気するための排
    気手段と、帯状の基体を実質的に水平な移動経路となる
    よう該堆積室内を通して搬送するための基体搬送機構
    と、該基体上に厚さ方向にドープ物質の濃度が変化して
    いる薄膜を形成するためのガスを供給するガス供給手段
    と、該ガスを予め活性化させるための活性化手段と、を
    有する堆積装置を用いて厚さ方向にドープ物質の濃度が
    変化している薄膜を形成する方法であって、 ドープ物質の濃度を変化させるための互いに成分の異な
    る複数の前記ガスをそれぞれ独立した複数の活性化領域
    において活性化し、 活性化された前記複数のガスを前記基体の搬送方向に沿
    って異なる位置に配置された出口部分よりそれぞれ前記
    帯状の基体の表面に向けて供給することにより前記厚さ
    方向にドープ物質の濃度が変化している薄膜を連続的に
    移動する該基体の表面上に形成することを特徴とする薄
    膜形成方法。
  3. 【請求項３】特許請求の範囲第１項において、前記成分
    の異なる複数のガスは、少なくともシランとゲルマニウ
    ムのガスであることを特徴とする薄膜形成方法。
JP60138836A 1984-06-25 1985-06-25 薄膜形成方法 Expired - Lifetime JPH0642460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/623,858 US4678679A (en) 1984-06-25 1984-06-25 Continuous deposition of activated process gases
US623858 2003-07-22

Publications (2)

Publication Number Publication Date
JPS6124229A JPS6124229A (ja) 1986-02-01
JPH0642460B2 true JPH0642460B2 (ja) 1994-06-01

Family

ID=24499672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60138836A Expired - Lifetime JPH0642460B2 (ja) 1984-06-25 1985-06-25 薄膜形成方法

Country Status (4)

Country Link
US (1) US4678679A (ja)
EP (1) EP0166383A3 (ja)
JP (1) JPH0642460B2 (ja)
CA (1) CA1247045A (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084072B2 (ja) * 1986-01-14 1996-01-17 キヤノン株式会社 堆積膜形成法
DE3869793D1 (de) * 1987-01-27 1992-05-14 Asahi Glass Co Ltd Gaszufuehrungsrohr fuer die reaktive abscheidung aus der gasphase.
AU1745695A (en) * 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5972790A (en) * 1995-06-09 1999-10-26 Tokyo Electron Limited Method for forming salicides
US6432479B2 (en) 1997-12-02 2002-08-13 Applied Materials, Inc. Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
US6358323B1 (en) 1998-07-21 2002-03-19 Applied Materials, Inc. Method and apparatus for improved control of process and purge material in a substrate processing system
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6541369B2 (en) 1999-12-07 2003-04-01 Applied Materials, Inc. Method and apparatus for reducing fixed charges in a semiconductor device
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6867996B2 (en) 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
TWI653358B (zh) * 2017-04-11 2019-03-11 㵢杰有限公司 連續式沉積裝置及連續式沉積方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1550853A (en) * 1975-10-06 1979-08-22 Hitachi Ltd Apparatus and process for plasma treatment
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
JPS5833829A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 薄膜形成装置
US4462332A (en) * 1982-04-29 1984-07-31 Energy Conversion Devices, Inc. Magnetic gas gate
US4438724A (en) * 1982-08-13 1984-03-27 Energy Conversion Devices, Inc. Grooved gas gate
IN161171B (ja) * 1982-09-16 1987-10-10 Energy Conversion Devices Inc
US4517223A (en) * 1982-09-24 1985-05-14 Sovonics Solar Systems Method of making amorphous semiconductor alloys and devices using microwave energy
JPS59100515A (ja) * 1982-11-30 1984-06-09 Seisan Gijutsu Shinko Kyokai 薄膜生成装置
US4483883A (en) * 1982-12-22 1984-11-20 Energy Conversion Devices, Inc. Upstream cathode assembly
US4479455A (en) * 1983-03-14 1984-10-30 Energy Conversion Devices, Inc. Process gas introduction and channeling system to produce a profiled semiconductor layer
ES8602301A1 (es) * 1983-07-18 1985-11-01 Energy Conversion Devices Inc Una aleacion amorfa mejorada de separacion de bandas estrecha, para aplicaciones fotovoltaicas

Also Published As

Publication number Publication date
EP0166383A2 (en) 1986-01-02
US4678679A (en) 1987-07-07
JPS6124229A (ja) 1986-02-01
CA1247045A (en) 1988-12-20
EP0166383A3 (en) 1987-08-19

Similar Documents

Publication Publication Date Title
US4678679A (en) Continuous deposition of activated process gases
US6720260B1 (en) Sequential electron induced chemical vapor deposition
US4735822A (en) Method for producing an electronic device having a multi-layer structure
US4933300A (en) Process for forming multilayer thin film
US4292343A (en) Method of manufacturing semiconductor bodies composed of amorphous silicon
JPH0642451B2 (ja) グロー放電堆積装置
US4520757A (en) Process gas introduction, confinement and evacuation system for glow discharge deposition apparatus
JPS62151573A (ja) 堆積膜形成法
RU2100477C1 (ru) Способ осаждения пленок гидрогенизированного кремния
JPH084070B2 (ja) 薄膜半導体素子及びその形成法
JPH0651908B2 (ja) 薄膜多層構造の形成方法
JPH0831413B2 (ja) Ｐｉｎ型光電変換素子の製造方法
JP2629773B2 (ja) 多層薄膜の形成方法
US20060219170A1 (en) Pore cathode for the mass production of photovoltaic devices having increased conversion efficiency
JPH0480371A (ja) 堆積膜形成方法及び装置
JPS634059A (ja) 薄膜被覆真空蒸着装置およびその方法
JPS6357777A (ja) 堆積膜形成装置
JP3787444B2 (ja) 半導体薄膜の形成方法および装置
JPS63234513A (ja) 堆積膜形成法
JP2966909B2 (ja) 非晶質半導体薄膜
JPH01730A (ja) 多層薄膜の形成方法
WO2010027841A2 (en) High speed deposition of materials having low defect density
JPH0712088B2 (ja) 光センサ−の連続製造装置
JPH0770486B2 (ja) 光起電力素子の連続製造装置
JPS61179870A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term