JPH0642473B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0642473B2 JPH0642473B2 JP58192750A JP19275083A JPH0642473B2 JP H0642473 B2 JPH0642473 B2 JP H0642473B2 JP 58192750 A JP58192750 A JP 58192750A JP 19275083 A JP19275083 A JP 19275083A JP H0642473 B2 JPH0642473 B2 JP H0642473B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- film
- semiconductor substrate
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に係り、特に半導体装置
のウエハの裏面をミラーポリッシュする際に使用する半
導体装置の製造方法に関する。
のウエハの裏面をミラーポリッシュする際に使用する半
導体装置の製造方法に関する。
（ロ）従来技術 例えば圧力センサを製造する場合、半導体装置のウエハ
の裏面に前記圧力センサを形成するための孔あけ加工を
するが、そのため半導体装置のウエハ裏面をまえもって
ミラーポリッシュしておくことがある。
の裏面に前記圧力センサを形成するための孔あけ加工を
するが、そのため半導体装置のウエハ裏面をまえもって
ミラーポリッシュしておくことがある。
かかるミラーポリッシュを行うに際しては、研磨台等の
上に松やに等を塗布し、これに半導体基板の表面側を貼
り付けて保持した状態で半導体の裏面をミラーポリッシ
ュするので、すでに素子領域等が形成された半導体の表
面に保護用の膜を被覆する必要があり、その膜として従
来はワックスやテープに匹敵する高粘度のレジスト膜が
使用されている。
上に松やに等を塗布し、これに半導体基板の表面側を貼
り付けて保持した状態で半導体の裏面をミラーポリッシ
ュするので、すでに素子領域等が形成された半導体の表
面に保護用の膜を被覆する必要があり、その膜として従
来はワックスやテープに匹敵する高粘度のレジスト膜が
使用されている。
しかし、上記の方法では、レジスト膜の周辺部分が剥離
したり、スクラッチ等により傷が発生することがあり、
その傷を通して種々の汚染源が半導体装置の中心部まで
浸透する結果、充分にはウエハの保護が出来ないという
欠点があった。
したり、スクラッチ等により傷が発生することがあり、
その傷を通して種々の汚染源が半導体装置の中心部まで
浸透する結果、充分にはウエハの保護が出来ないという
欠点があった。
また、ＣＶＤでもってＰＳＧ膜を形成する方法もある
が、このＰＳＧ膜はドライまたはウエットエッチングす
る場合、その条件ぎめが難しく場合によっては下地の酸
化シリコン膜までエッチングしてしまう虞があった。
が、このＰＳＧ膜はドライまたはウエットエッチングす
る場合、その条件ぎめが難しく場合によっては下地の酸
化シリコン膜までエッチングしてしまう虞があった。
（ハ）目的 本発明は、半導体基板裏面のミラーポリッシュの際に、
半導体基板表面に保護膜を形成し、半導体基板に汚染物
質が侵入することを防止できる半導体装置の製造方法を
提供することを目的としている。
半導体基板表面に保護膜を形成し、半導体基板に汚染物
質が侵入することを防止できる半導体装置の製造方法を
提供することを目的としている。
（ニ）構成 本発明に係る半導体装置の製造方法は、素子領域が形成
された半導体基板の裏面をミラーポリッシュする半導体
装置の製造方法において、前記半導体基板の表面をポリ
シリコン膜で被覆する工程と、前記半導体基板の裏面を
ミラーポリッシュする工程と、その後前記ポリシリコン
膜を除去する工程と、前記素子領域のコンタクト部に相
当する部分に孔明けを行う工程とを具備している。
された半導体基板の裏面をミラーポリッシュする半導体
装置の製造方法において、前記半導体基板の表面をポリ
シリコン膜で被覆する工程と、前記半導体基板の裏面を
ミラーポリッシュする工程と、その後前記ポリシリコン
膜を除去する工程と、前記素子領域のコンタクト部に相
当する部分に孔明けを行う工程とを具備している。
（ホ）実施例 第１図はバイポーラトランジスタについて、本発明の製
造方法を適用するときの半導体装置の断面図をしめす。
造方法を適用するときの半導体装置の断面図をしめす。
１はボロンをドープしたＰ型のシリコン基板であるウエ
ハ、２は砒素またはアンチモンを熱拡散させて形成した
Ｎ型の埋込層、３はコレクタの役目をするＮ型のエピタ
キシャル層、４はベースの役目をするＰ層、また５はエ
ミッタの役目をするＮ＋層、６はシリコン酸化膜層であ
り、この場合のシリコン酸化膜層にはコンタクト用の孔
明け作業はされていないものである。
ハ、２は砒素またはアンチモンを熱拡散させて形成した
Ｎ型の埋込層、３はコレクタの役目をするＮ型のエピタ
キシャル層、４はベースの役目をするＰ層、また５はエ
ミッタの役目をするＮ＋層、６はシリコン酸化膜層であ
り、この場合のシリコン酸化膜層にはコンタクト用の孔
明け作業はされていないものである。
このようなトランジスタ領域が形成された半導体基板の
裏面のミラーポリッシュは次の順序で行われる。
裏面のミラーポリッシュは次の順序で行われる。
半導体装置の表面を減圧ＣＶＤでもってポリシリコン
膜７を形成する。
膜７を形成する。
その後、ウエハ裏面をドライまたはウエットエッチン
グでもって、ミラーポリッシュを行う。
グでもって、ミラーポリッシュを行う。
所定の洗浄後、前記ポリシリコン膜７をドライエッチ
ングにより除去する。
ングにより除去する。
ポリシリコン膜７を除去した後にコンタクト部に相当
する部分に孔明けを行う。
する部分に孔明けを行う。
（ヘ）効果 本発明の半導体装置の製造方法は従来の方法とは異な
り、本来硬度の高いポリシリコン膜でもって酸化シリコ
ン層の上に被膜されている。したがって、ミラーポリッ
シュ作業する際のスクラッチによる傷の付着が充分防止
できる。また、前記したＰＳＧ膜と異なり、ポリシリコ
ン膜は膜の高度が高いのでピンホールやクラックを生じ
る恐れが少ないのみならず、エッチングの制御が容易で
あり、また半導体装置の素子内部に対する汚染源となら
ないので、下部にあるジャンクション部に影響を与える
ことがない。
り、本来硬度の高いポリシリコン膜でもって酸化シリコ
ン層の上に被膜されている。したがって、ミラーポリッ
シュ作業する際のスクラッチによる傷の付着が充分防止
できる。また、前記したＰＳＧ膜と異なり、ポリシリコ
ン膜は膜の高度が高いのでピンホールやクラックを生じ
る恐れが少ないのみならず、エッチングの制御が容易で
あり、また半導体装置の素子内部に対する汚染源となら
ないので、下部にあるジャンクション部に影響を与える
ことがない。
第１図はバイポーラトランジスタについて、本発明の製
造方法を適用するときの半導体装置の断面図をしめす。 ７……ポリシリコン膜。
造方法を適用するときの半導体装置の断面図をしめす。 ７……ポリシリコン膜。
Claims (1)
- 【請求項１】素子領域が形成された半導体基板の裏面を
ミラーポリッシュする半導体装置の製造方法において、
前記半導体基板の表面をポリシリコン膜で被覆する工程
と、前記半導体基板の裏面をミラーポリッシュする工程
と、その後前記ポリシリコン膜を除去する工程と、前記
素子領域のコンタクト部に相当する部分に孔明けを行う
工程とを具備したことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192750A JPH0642473B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192750A JPH0642473B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084822A JPS6084822A (ja) | 1985-05-14 |
| JPH0642473B2 true JPH0642473B2 (ja) | 1994-06-01 |
Family
ID=16296427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192750A Expired - Lifetime JPH0642473B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642473B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06325409A (ja) * | 1992-12-07 | 1994-11-25 | Sanyo Electric Co Ltd | ディスクとディスク記録装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS507912A (ja) * | 1973-05-30 | 1975-01-27 | ||
| US4205310A (en) * | 1978-05-22 | 1980-05-27 | Thomson-Csf Laboratories, Inc. | Television titling apparatus and method |
| JPS5651829A (en) * | 1979-10-02 | 1981-05-09 | Sanyo Electric Co Ltd | Glassivating method for bevel-type semiconductor element |
-
1983
- 1983-10-15 JP JP58192750A patent/JPH0642473B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084822A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3135638A (en) | Photochemical semiconductor mesa formation | |
| JPH0642472B2 (ja) | 半導体装置の製造方法 | |
| JPH0642473B2 (ja) | 半導体装置の製造方法 | |
| EP0322921A3 (en) | Method of forming shallow junction and semiconductor device having said shallow junction | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| KR940008111A (ko) | 역행 n웰 캐소드 쇼트키 트랜지스터 및 이를 제조하는 방법 | |
| JP3136561B2 (ja) | 半導体装置の製造方法 | |
| JPH0385771A (ja) | 埋込ツェナーダイオードの製造方法 | |
| JPH0258778B2 (ja) | ||
| US3341379A (en) | Method of manufacture of silicon transistor | |
| JP3316332B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3342134B2 (ja) | 高耐圧半導体集積回路の製造方法 | |
| JPS551157A (en) | Method of fabricating semiconductor device | |
| JP3311445B2 (ja) | 高耐圧半導体集積回路の製造方法 | |
| JPS5913322A (ja) | 半導体装置の製造方法 | |
| JPS54148481A (en) | Manufacture of semiconductor device | |
| JPH05235018A (ja) | 半導体装置の製造方法 | |
| JPH0123940B2 (ja) | ||
| JPS6016442A (ja) | 半導体装置の製法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPH02140851U (ja) | ||
| JPH0287622A (ja) | 半導体集積回路の製造方法 | |
| KR980006058A (ko) | 반도체 소자의 제조방법 | |
| JPS6390867U (ja) | ||
| KR970077196A (ko) | 반도체장치의 금속 배선 형성방법 |