JPH0642472B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0642472B2 JPH0642472B2 JP58192749A JP19274983A JPH0642472B2 JP H0642472 B2 JPH0642472 B2 JP H0642472B2 JP 58192749 A JP58192749 A JP 58192749A JP 19274983 A JP19274983 A JP 19274983A JP H0642472 B2 JPH0642472 B2 JP H0642472B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- silicon nitride
- nitride film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に係り、特に半導体装置
のウエハの裏面とミラーポリッシュする際に使用する半
導体装置の製造方法に関する。
のウエハの裏面とミラーポリッシュする際に使用する半
導体装置の製造方法に関する。
（ロ）従来技術 例えば圧力センサを製造する場合、半導体装置のウエハ
の裏面に前記圧力センサを形成するための孔あけ加工を
するが、そのため半導体装置のウエハ裏面をまえもって
ミラーポリッシュしておくことがある。
の裏面に前記圧力センサを形成するための孔あけ加工を
するが、そのため半導体装置のウエハ裏面をまえもって
ミラーポリッシュしておくことがある。
かかるミラーポリッシュを行うに際しては、研磨台等の
上に松やに等を塗布し、これに半導体基板の表面側を貼
り付けて保持した状態で半導体の裏面をミラーポリッシ
ュするので、すでに素子領域等が形成された半導体の表
面に保護用の膜を被覆する必要があり、その膜として従
来はワックスやテープに１匹敵する高粘度のレジスト膜
が使用されている。
上に松やに等を塗布し、これに半導体基板の表面側を貼
り付けて保持した状態で半導体の裏面をミラーポリッシ
ュするので、すでに素子領域等が形成された半導体の表
面に保護用の膜を被覆する必要があり、その膜として従
来はワックスやテープに１匹敵する高粘度のレジスト膜
が使用されている。
しかし、上記の方法では、レジスト膜の周辺部分が剥離
したり、スクラッチ等により傷が発生することがあり、
その傷を通して種々の汚染源が半導体装置の中心部まで
浸透する結果、充分にはウエハの保護が出来ないという
欠点があった。
したり、スクラッチ等により傷が発生することがあり、
その傷を通して種々の汚染源が半導体装置の中心部まで
浸透する結果、充分にはウエハの保護が出来ないという
欠点があった。
また、ＣＶＤでもってＰＳＧ膜を形成する方法もある
が、このＰＳＧ膜はドライまたはウエットエッチングす
る場合、その条件ぎめが難しく場合によっては下地の酸
化シリコン膜までエッチングしてしまう虞があった。
が、このＰＳＧ膜はドライまたはウエットエッチングす
る場合、その条件ぎめが難しく場合によっては下地の酸
化シリコン膜までエッチングしてしまう虞があった。
（ハ）目的 本発明に係る半導体装置の製造方法はその裏面のミラー
ポリッシュの際にその表面を充分に保護しうる保護膜を
提供することを目的としている。
ポリッシュの際にその表面を充分に保護しうる保護膜を
提供することを目的としている。
（ニ）構成 本発明に係る半導体装置の製造方法は、素子領域が形成
された半導体基板の表面をシリコンナイトライド膜で被
覆する工程と、前記シリコンナイトライド膜の上にレジ
スト膜を被覆する工程と、前記工程の後半導体基板の裏
面をミラーポリッシュする工程と、このミラーポリッシ
ュの後前後レジスト膜とシリコンナイトライド膜とを除
去する工程と、素子領域の該当部分に孔明けを行う工程
とを有している。
された半導体基板の表面をシリコンナイトライド膜で被
覆する工程と、前記シリコンナイトライド膜の上にレジ
スト膜を被覆する工程と、前記工程の後半導体基板の裏
面をミラーポリッシュする工程と、このミラーポリッシ
ュの後前後レジスト膜とシリコンナイトライド膜とを除
去する工程と、素子領域の該当部分に孔明けを行う工程
とを有している。
（ホ）実施例 第１図はバイポーラトランジスタについて、本発明の製
造方法を適用するときの半導体装置の断面図をしめす。
造方法を適用するときの半導体装置の断面図をしめす。
１はボロンをドープしたＰ型のシリコン基板であるウエ
ハ、２は砒素またはアンチモンを熱拡散させて形成した
Ｎ型の埋込層、３はＮ型のエピタキシャル層、４はＰ
層、５はＮ＋層、６はシリコン酸化膜層であり、７、８
および９はそれぞれＰ層４であるベース、Ｎ＋層５であ
るエミッタおよびＮ型のエキタピシャル層３であるコレ
クタにコンタクトしたアルミニウム電極である。
ハ、２は砒素またはアンチモンを熱拡散させて形成した
Ｎ型の埋込層、３はＮ型のエピタキシャル層、４はＰ
層、５はＮ＋層、６はシリコン酸化膜層であり、７、８
および９はそれぞれＰ層４であるベース、Ｎ＋層５であ
るエミッタおよびＮ型のエキタピシャル層３であるコレ
クタにコンタクトしたアルミニウム電極である。
このようなトランジスタ領域が形成された半導体基板の
裏面のミラーポリッシュは次の順序で行われる。
裏面のミラーポリッシュは次の順序で行われる。
半導体装置の表面にプラズマＣＶＤでもってシリコン
ナイトライドの膜10を形成する。
ナイトライドの膜10を形成する。
前記シリコンナイトライド膜10の上に通常の手段、す
なわち高速回転ウエハチャックにの工程を経た半導体
装置を乗せてレジスト液を適量滴下してレジスト膜11を
形成する。レジスト膜11はもろいシリコンナイトライド
膜10に対するクッション材として働く。
なわち高速回転ウエハチャックにの工程を経た半導体
装置を乗せてレジスト液を適量滴下してレジスト膜11を
形成する。レジスト膜11はもろいシリコンナイトライド
膜10に対するクッション材として働く。
その後、レジスト膜を被膜したウエハをベキングして
乾燥する。
乾燥する。
その後、ウエハ裏面をドライまたはウエットエッチン
グでもって、ミラーポリッシュを行う。
グでもって、ミラーポリッシュを行う。
所定の洗浄後、前記レジスト膜およびシリコンナイト
ライド膜をドライエッチングにより除去する。
ライド膜をドライエッチングにより除去する。
その後、素子領域の該当部分に孔明けを行う。
（ヘ）効果 本発明の半導体装置の製造方法は従来の方法とは異な
り、レジスト膜のみでなくプラズマＣＶＤで形成したシ
リコンナイトライドの膜が被膜されている。したがっ
て、かかるシリコンナイトライド膜は大変に高密度でし
かも硬い膜であるから、スクラッチにより傷の付着が充
分防止できるので、半導体装置の素子が異物の侵入によ
って汚染される恐れがない利点を有する。
り、レジスト膜のみでなくプラズマＣＶＤで形成したシ
リコンナイトライドの膜が被膜されている。したがっ
て、かかるシリコンナイトライド膜は大変に高密度でし
かも硬い膜であるから、スクラッチにより傷の付着が充
分防止できるので、半導体装置の素子が異物の侵入によ
って汚染される恐れがない利点を有する。
また、上記したＰＳＧ膜と異なり、シリコンナイトライ
ド膜は膜の高度が高いのでピンホールやクラックを生じ
る恐れが少ないのみならず、エッチングの制御が容易で
あり、また半導体装置の素子内部に対する汚染源となら
ないので、下部にあるジャンクション部に影響を与える
ことがない。
ド膜は膜の高度が高いのでピンホールやクラックを生じ
る恐れが少ないのみならず、エッチングの制御が容易で
あり、また半導体装置の素子内部に対する汚染源となら
ないので、下部にあるジャンクション部に影響を与える
ことがない。
第１図はバイポーラトランジスタについて、本発明の製
造方法を適用するときの半導体装置の断面図をしめす。 10……シリコンナイトライド膜、11……レジスト膜。
造方法を適用するときの半導体装置の断面図をしめす。 10……シリコンナイトライド膜、11……レジスト膜。
Claims (1)
- 【請求項１】素子領域が形成された半導体基板の表面を
シリコンナイトライド膜で被覆する工程と、前記シリコ
ンナイトライド膜の上にレジスト膜を被覆する工程と、
前記工程の後半導体基板の裏面をミラーポリッシュする
工程と、このミラーポリッシュの後前記レジスト膜とシ
リコンナイトライド膜とを除去する工程と、素子領域の
該当部分に孔明けを行う工程とを具備したことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192749A JPH0642472B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192749A JPH0642472B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084821A JPS6084821A (ja) | 1985-05-14 |
| JPH0642472B2 true JPH0642472B2 (ja) | 1994-06-01 |
Family
ID=16296410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192749A Expired - Lifetime JPH0642472B2 (ja) | 1983-10-15 | 1983-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642472B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621234A (ja) * | 1985-05-31 | 1987-01-07 | Sony Tektronix Corp | シリコン半導体装置 |
| KR970000416B1 (ko) * | 1985-05-31 | 1997-01-09 | 사이언티픽 이매징 테크놀로지시 이코포레이티드 | 규소웨이퍼 보강재 및 보강방법 |
| JPS6251226A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 研磨方法 |
| CN105097431A (zh) * | 2014-05-09 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆正面的保护方法 |
| CN105643431B (zh) * | 2014-12-02 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 晶圆研磨方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710933A (en) * | 1980-06-25 | 1982-01-20 | Mitsubishi Electric Corp | Abrasive method for back of substrate of semiconductor device |
-
1983
- 1983-10-15 JP JP58192749A patent/JPH0642472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084821A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101124657B (zh) | 贴合晶圆的制造方法及贴合晶圆 | |
| US3979237A (en) | Device isolation in integrated circuits | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| US3695928A (en) | Selective coating | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| JP2671419B2 (ja) | 半導体装置の製造方法 | |
| US3135638A (en) | Photochemical semiconductor mesa formation | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH0642472B2 (ja) | 半導体装置の製造方法 | |
| US3980508A (en) | Process of producing semiconductor device | |
| US3902936A (en) | Germanium bonded silicon substrate and method of manufacture | |
| JP2535957B2 (ja) | 半導体基板 | |
| US3145126A (en) | Method of making diffused junctions | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JPH0642473B2 (ja) | 半導体装置の製造方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| EP1573810B1 (fr) | Procede de formation de motifs alignes de part et d'autre d'un film mince | |
| JPS6446937A (en) | Manufacture of semiconductor device | |
| JP2009239195A (ja) | 半導体装置の製法 | |
| JP2002270801A (ja) | 半導体基板の製造方法及び半導体基板 | |
| JP3136561B2 (ja) | 半導体装置の製造方法 | |
| JP2982202B2 (ja) | 半導体装置の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JPS6016442A (ja) | 半導体装置の製法 | |
| JPS55111129A (en) | Manufacturing method of semiconductor device |