JPH0642785B2 - トランジスタインバ−タの駆動回路 - Google Patents
トランジスタインバ−タの駆動回路Info
- Publication number
- JPH0642785B2 JPH0642785B2 JP59181298A JP18129884A JPH0642785B2 JP H0642785 B2 JPH0642785 B2 JP H0642785B2 JP 59181298 A JP59181298 A JP 59181298A JP 18129884 A JP18129884 A JP 18129884A JP H0642785 B2 JPH0642785 B2 JP H0642785B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transformer
- voltage
- current
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ＜技術分野＞ 本発明はトランジスタインバータの駆動回路に関するも
のである。
のである。
一般にトランジスタインバータは直流電源のプラス・マ
イナス間に直列に接続された２個のトランジスタを交互
にオン状態とし（これを転流と呼ぶ）、２個のトランジ
スタの接続点を出力端子として、そこに直流電源電圧を
振幅とする方形波を得ることを基本としており、これを
単位インバータと呼んでいる。単位にインバータを多数
用い、それぞれの出力方形波の位相を適当に設定し、ま
たは出力方形波のパルス幅を時間とともに変化し（パル
ス幅変調、以下ＰＷＭと称す）、多相交流や正弦波に近
い電圧波形を得るなど応用されている。
イナス間に直列に接続された２個のトランジスタを交互
にオン状態とし（これを転流と呼ぶ）、２個のトランジ
スタの接続点を出力端子として、そこに直流電源電圧を
振幅とする方形波を得ることを基本としており、これを
単位インバータと呼んでいる。単位にインバータを多数
用い、それぞれの出力方形波の位相を適当に設定し、ま
たは出力方形波のパルス幅を時間とともに変化し（パル
ス幅変調、以下ＰＷＭと称す）、多相交流や正弦波に近
い電圧波形を得るなど応用されている。
単位インバータを構成する２個のトランジスタは、転流
の時、一方がオンからオフに変わると同時に他方のトラ
ンジスタがオフからオンに変化するのが望ましい。トラ
ンジスタの一般的な特性として、ベース電流を方形波状
に流した場合、オフからオンは速かに行なわれるが、オ
フからオンへの変化はキャリァ蓄積効果のため非常に遅
く、１０倍以上に達することもある。したがって、２個
のトランジスタに一方をオン、他方をオフとするような
ベース電流を同時に与えると、一瞬両トランジスタが共
にオンの状態が生じ電源を短絡した状態となるのでトラ
ンジスタには過大な電流が流れ、トランジスタ発熱の原
因となる。これを短絡モードと呼んでいる。
の時、一方がオンからオフに変わると同時に他方のトラ
ンジスタがオフからオンに変化するのが望ましい。トラ
ンジスタの一般的な特性として、ベース電流を方形波状
に流した場合、オフからオンは速かに行なわれるが、オ
フからオンへの変化はキャリァ蓄積効果のため非常に遅
く、１０倍以上に達することもある。したがって、２個
のトランジスタに一方をオン、他方をオフとするような
ベース電流を同時に与えると、一瞬両トランジスタが共
にオンの状態が生じ電源を短絡した状態となるのでトラ
ンジスタには過大な電流が流れ、トランジスタ発熱の原
因となる。これを短絡モードと呼んでいる。
従来、インバータを構成するトランジスタのベース駆動
は、それぞれのトランジスタに１個のパルストランスを
使用する。その場合はそれぞれの単位インバータが短絡
モードを作らないように、転流時に両トランジスタ共に
駆動しない期間、すなわち遊び時間を設ける必要があ
る。
は、それぞれのトランジスタに１個のパルストランスを
使用する。その場合はそれぞれの単位インバータが短絡
モードを作らないように、転流時に両トランジスタ共に
駆動しない期間、すなわち遊び時間を設ける必要があ
る。
単位インバータにおける２個のパルストランスを結合し
て１個とし、トランジスタのベースエミッタ間に接続す
るトランスの２次巻線を２個のトランジスタで逆極性に
すると、等価的に２個のトランジスタのベース・エミッ
タを逆並列接続したことになる。トランスの１次巻線を
定電流駆動すると、転流時に、一方のトランジスタがオ
フとなるまで他方のトランジスタは駆動されないので、
短絡モードを作らない。しかし、トランスの巻線には正
負対称形の電圧が加わるので、トランスの励磁電流を大
きくしないためには、単位インバータのデューティ比を
１対１から変更できないので実用的でない。
て１個とし、トランジスタのベースエミッタ間に接続す
るトランスの２次巻線を２個のトランジスタで逆極性に
すると、等価的に２個のトランジスタのベース・エミッ
タを逆並列接続したことになる。トランスの１次巻線を
定電流駆動すると、転流時に、一方のトランジスタがオ
フとなるまで他方のトランジスタは駆動されないので、
短絡モードを作らない。しかし、トランスの巻線には正
負対称形の電圧が加わるので、トランスの励磁電流を大
きくしないためには、単位インバータのデューティ比を
１対１から変更できないので実用的でない。
第４図には従来一般のトランジスタインバータとして用
いられている単位インバータと１個のパルストランスに
よるベース駆動回路を示す。ここで単位インバータは交
互にオンとなる一対のトランジスタＴＲ１とＴＲ２で構
成され、その接続点Ａが出力端子である、負荷ＲＬは出
力端子Ａと電流Ｅ１，Ｅ２の中点Ｂに接続してあるが、
単位インバータを多数持つ場合は出力端子間に接続され
るので、電源の中点は必要でない。ダイオードDF1,DF2
はそれぞれＴＲ１，ＴＲ２に逆並列に接続された逆並列
ダイオードで、誘導性負荷により発生する逆電流の経路
を与えるものである。トランジスタＴＲ３とＴＲ４は入
力信号ｅ０によって交互にオンとなり、電源＋Ｖｃｃか
ら抵抗Ｒ１を通じて流れる電流を、極性を変えてトラン
スＴの１次巻線に供給する。第５図は第４図の回路の各
部電圧電流波形を、第６図(a)(b)はトランジスタＴＲ２
からＴＲ１への転流動作説明用回路図である。
いられている単位インバータと１個のパルストランスに
よるベース駆動回路を示す。ここで単位インバータは交
互にオンとなる一対のトランジスタＴＲ１とＴＲ２で構
成され、その接続点Ａが出力端子である、負荷ＲＬは出
力端子Ａと電流Ｅ１，Ｅ２の中点Ｂに接続してあるが、
単位インバータを多数持つ場合は出力端子間に接続され
るので、電源の中点は必要でない。ダイオードDF1,DF2
はそれぞれＴＲ１，ＴＲ２に逆並列に接続された逆並列
ダイオードで、誘導性負荷により発生する逆電流の経路
を与えるものである。トランジスタＴＲ３とＴＲ４は入
力信号ｅ０によって交互にオンとなり、電源＋Ｖｃｃか
ら抵抗Ｒ１を通じて流れる電流を、極性を変えてトラン
スＴの１次巻線に供給する。第５図は第４図の回路の各
部電圧電流波形を、第６図(a)(b)はトランジスタＴＲ２
からＴＲ１への転流動作説明用回路図である。
まず時刻t11以前はトランジスタＴＲ２がオンの定常状
態で、このとき１次電流はi12であってトランジスタＴ
Ｒ４を流れている。２次電流はi22でトランジスタＴＲ
２のベースを駆動している。負荷電流はトランジスタＴ
Ｒ２を流れている。時刻t11で入力信号ｅ０が正になる
とトランジスタＴＲ４はオフ、トランジスタＴＲ３がオ
ンとなり１次電流は直ちにi11となり極性が反転する。
この場合の動作回路は第６図(a)となる。トランスＴの
２次電流i22も直ちに極性が反転するが、トランジスタ
ＴＲ２のベース・エミッタ間電圧はキャリァ蓄積効果の
ため、時刻t11以前の電圧＋ＥＢを保ち、トランジスタ
ＴＲ２は負荷電流-iCを流しつづける。トランスＴの各
巻線には-EBが現われるのでトランジスタＴＲ１のベー
ス電位は逆であり、電流は流れず駆動されない。トラン
ジスタＴＲ１はオフのままである。この状態はトランジ
スタＴＲ２のベースから蓄積キャリァによってきまる所
定の電荷が引き出される時刻t12まで続く。トランジス
タＴＲ２のベースから所定電荷が引き出されるとトラン
ジスタＴＲ２のベース・エミッタは逆回復すると同時に
コレクタ電流も遮断される。時刻t12以後はトランスＴ
の１次電流i11に対して、２次電流はi21となってトラン
ジスタＴＲ１のベースに流れる。トランジスタＴＲ１は
オンとなってコレクタ電流＋ｉｃを流し、またベース・
エミッタ間電圧+EBがトランスＴの巻線電圧となる。ダ
イオードＤ１２は時刻t11〜t12の間にトランジスタＴＲ
４のコレクタに逆電圧が加わるのを防いでいる。なお、
第５図の負荷電流波形ｉｃの実線は抵抗負荷に対するも
の、点線は誘導負荷に対するものである。誘導負荷で
は、ＴＲ１のオン期間t12〜t22の間の前半は＋ｉｃの値
は負で、＋ｉｃはダイオードＤＦ１を通じて流れ、後半
は値が正でトランジスタＴＲ１を流れる。ｉｃがどれだ
けの期間正であるかは負荷の状態によって異なる。例え
ば一転流周期にわたってｉｃが正であれば、t12〜t22の
間＋ｉｃはＴＲ１を流れ、t22〜t32の間−ｉｃはＤＦ２
を流れる。一転流周期にわたってｉｃが負であれば、t
22〜t32の間−ｉｃはＴＲ２を流れ、t12〜t22の間＋ｉ
ｃはＤＦ１を流れる。逆並列ダイオードに電流が流れて
いる間も、トランジスタのベースには電流が供給され、
オンに駆動されているのでキャリァ蓄積が生じ、転流時
の短絡モードは同様に生じ、また先の説明と同様の作用
でトランスＴによって短絡モードの発生が防がれる。こ
のように第４図の接続において、トランジスタＴＲ１，
ＴＲ２の転流は順序よく行なわれ短絡モードも生じない
が、第５図のようにトランスＴの巻線電圧としては常に
＋ＥＢまたは−ＥＢが加わることになる。周知のように
トランス巻線の電圧時間積分はトランスの磁束変化量に
等しいので、巻線電圧波形の正，負半サイクルの面積が
等しくなければ磁束は著しく増加して、ついにはトラン
スが飽和する。トランスが飽和するとその励磁電流が著
しく増加し、短絡に近い状態となって所定の出力が得ら
れなくなる。したがって＋ＥＢと−ＥＢが等しければト
ランジスタＴＲ１とＴＲ２のデューティ比は１対１のみ
で動作可能で、それ以外の値に変えることはできない。
態で、このとき１次電流はi12であってトランジスタＴ
Ｒ４を流れている。２次電流はi22でトランジスタＴＲ
２のベースを駆動している。負荷電流はトランジスタＴ
Ｒ２を流れている。時刻t11で入力信号ｅ０が正になる
とトランジスタＴＲ４はオフ、トランジスタＴＲ３がオ
ンとなり１次電流は直ちにi11となり極性が反転する。
この場合の動作回路は第６図(a)となる。トランスＴの
２次電流i22も直ちに極性が反転するが、トランジスタ
ＴＲ２のベース・エミッタ間電圧はキャリァ蓄積効果の
ため、時刻t11以前の電圧＋ＥＢを保ち、トランジスタ
ＴＲ２は負荷電流-iCを流しつづける。トランスＴの各
巻線には-EBが現われるのでトランジスタＴＲ１のベー
ス電位は逆であり、電流は流れず駆動されない。トラン
ジスタＴＲ１はオフのままである。この状態はトランジ
スタＴＲ２のベースから蓄積キャリァによってきまる所
定の電荷が引き出される時刻t12まで続く。トランジス
タＴＲ２のベースから所定電荷が引き出されるとトラン
ジスタＴＲ２のベース・エミッタは逆回復すると同時に
コレクタ電流も遮断される。時刻t12以後はトランスＴ
の１次電流i11に対して、２次電流はi21となってトラン
ジスタＴＲ１のベースに流れる。トランジスタＴＲ１は
オンとなってコレクタ電流＋ｉｃを流し、またベース・
エミッタ間電圧+EBがトランスＴの巻線電圧となる。ダ
イオードＤ１２は時刻t11〜t12の間にトランジスタＴＲ
４のコレクタに逆電圧が加わるのを防いでいる。なお、
第５図の負荷電流波形ｉｃの実線は抵抗負荷に対するも
の、点線は誘導負荷に対するものである。誘導負荷で
は、ＴＲ１のオン期間t12〜t22の間の前半は＋ｉｃの値
は負で、＋ｉｃはダイオードＤＦ１を通じて流れ、後半
は値が正でトランジスタＴＲ１を流れる。ｉｃがどれだ
けの期間正であるかは負荷の状態によって異なる。例え
ば一転流周期にわたってｉｃが正であれば、t12〜t22の
間＋ｉｃはＴＲ１を流れ、t22〜t32の間−ｉｃはＤＦ２
を流れる。一転流周期にわたってｉｃが負であれば、t
22〜t32の間−ｉｃはＴＲ２を流れ、t12〜t22の間＋ｉ
ｃはＤＦ１を流れる。逆並列ダイオードに電流が流れて
いる間も、トランジスタのベースには電流が供給され、
オンに駆動されているのでキャリァ蓄積が生じ、転流時
の短絡モードは同様に生じ、また先の説明と同様の作用
でトランスＴによって短絡モードの発生が防がれる。こ
のように第４図の接続において、トランジスタＴＲ１，
ＴＲ２の転流は順序よく行なわれ短絡モードも生じない
が、第５図のようにトランスＴの巻線電圧としては常に
＋ＥＢまたは−ＥＢが加わることになる。周知のように
トランス巻線の電圧時間積分はトランスの磁束変化量に
等しいので、巻線電圧波形の正，負半サイクルの面積が
等しくなければ磁束は著しく増加して、ついにはトラン
スが飽和する。トランスが飽和するとその励磁電流が著
しく増加し、短絡に近い状態となって所定の出力が得ら
れなくなる。したがって＋ＥＢと−ＥＢが等しければト
ランジスタＴＲ１とＴＲ２のデューティ比は１対１のみ
で動作可能で、それ以外の値に変えることはできない。
＜目的＞ 本発明は上記従来回路の欠点を除去することを目的とし
たものであり、それぞれのトランスでベースを駆動する
単位インバータにおいて、短絡モードを作らず且つデュ
ーティ比を変更できるトランス駆動回路を提供するもの
である。
たものであり、それぞれのトランスでベースを駆動する
単位インバータにおいて、短絡モードを作らず且つデュ
ーティ比を変更できるトランス駆動回路を提供するもの
である。
＜実施例＞ 以下図面に示す本発明の実施例に従って説明する。
第１図に本発明によるトランジスタインバータの駆動回
路の一実施例の回路図を示し、ここで第４図に示す従来
回路と同一回路素子には同一符号を付している。なおＤ
Ｆ１，ＤＦ２は省略してある。
路の一実施例の回路図を示し、ここで第４図に示す従来
回路と同一回路素子には同一符号を付している。なおＤ
Ｆ１，ＤＦ２は省略してある。
ここでは特に２つのトランジスタＴＲ１とＴＲ２の駆動
用にそれぞれパルストランスＴ１とＴ２とを使用し、こ
れら各トランスＴ１，Ｔ２にそれぞれ３次巻線を設け、
両３次巻線をダイオードＤ２を介して片方の極性でのみ
結合させたものである。キャリァ蓄積時間で、相手側の
トランジスタの駆動を阻止すべき極性ではトランス
Ｔ１，Ｔ２がダイオードＤ２を通じて結合し、トランス
Ｔ１，Ｔ２がオン期間中に偏った磁束をリセットする極
性ではダイオードＤ２が逆電圧となって両トランスは結
合しない。
用にそれぞれパルストランスＴ１とＴ２とを使用し、こ
れら各トランスＴ１，Ｔ２にそれぞれ３次巻線を設け、
両３次巻線をダイオードＤ２を介して片方の極性でのみ
結合させたものである。キャリァ蓄積時間で、相手側の
トランジスタの駆動を阻止すべき極性ではトランス
Ｔ１，Ｔ２がダイオードＤ２を通じて結合し、トランス
Ｔ１，Ｔ２がオン期間中に偏った磁束をリセットする極
性ではダイオードＤ２が逆電圧となって両トランスは結
合しない。
第２図は第１図の実施例の各部の電圧電流波形を示し、
第３図(a)(b)はトランジスタＴＲ２からＴＲ１への転流
時における動作説明用回路図を示している。時刻t11以
前はトランジスタＴＲ２がオンの定常状態にあり、トラ
ンジスタＴＲ２はトランジスタＴＲ４，トランスＴ２を
通じてベースを駆動されている。入力信号ｅ０の極性が
変った時点t11以後トランジスタＴＲ４はオフ、トラン
ジスタＴＲ３がオンとなり、電源＋Ｖｃｃから抵抗Ｒ１
を通じて流れていた電流はダイオードＤ１１トランジス
タＴＲ３を流れるようになり、トランスＴ１の１次電流
i11となる。トランスＴ１の巻線は正の電圧になろうと
するが、次の理由で正にならない。トランジスタＴＲ２
のベースにはキャリァが蓄積されているので正の電圧Ｅ
Ｂ１２となったままであり、トランスＴ２の２次巻線，
３次巻線も同じ電圧である。トランスＴ１の巻線が正に
なろうとするとダイオードＤ２が順電圧となり、結局電
流i11はi31となり、電流i31はi32となってトランスＴ２
を流れ、i22となってトランジスタＴＲ２のベース・エ
ミッタを逆方向に流れ（逆電流）、トランジスタＴＲ２
のベースに蓄積された電荷を放電するように流れる。第
３図(a)の動作回路図となる。トランスＴ２の巻線電圧
υ２とダイオードＤ２の電圧降下はほとんど同じである
から、トランスＴ１の巻線電圧はほぼ０Ｖより上昇する
ことはなく、トランジスタＴＲ１のベースは駆動されな
い。時刻t11〜t12の間はトランジスタＴＲ２のキャリァ
蓄積時間を表わす。この間はトランジスタＴＲ２はオン
の状態のままである。時刻ｔ１２においてキャリァ蓄積
時間が終るとコレクタ電流−ｉｃが遮断されると共にト
ランジスタＴＲ２のベース・エミッタ間は逆回復し、逆
電流が流れなくなる。トランスＴ１の巻線電圧は上昇
し、電圧i11はi21としてトランジスタＴＲ１のベースを
駆動し、トランジスタＴＲ１はオンとなってコレクタ電
流＋ｉｃを流す。トランスＴ１の巻線電圧υ１はトラン
ジスタＴＲ１のベース電圧ＥＢ１１になる。トランスＴ
２は励磁電流によって電流i22を流しつづけようとしト
ランスＴ２の巻線電圧は大きな負電圧となる。ただし、
励磁電流がi11よりずっと小さい。トランスＴ２の励磁
電流はダイオードＤ２に対しては逆方向であるから流れ
ることができず一番耐圧の低いトランジスタＴＲ２のベ
ース・エミッタ逆降服電流として流れる。この場合動作
回路図は第３図(b)に示す通りとなる。ベース・エミッ
タ逆降服電圧EB22は順電圧EB12に比べて１０倍以上大き
いので、トランスＴ２の巻線には大きな逆電圧が加わ
り、速かに励磁電流は減少する。同時にトランスＴ２の
磁束の偏りもリセットされる。時刻t13の後はトランジ
スタＴＲ１がオン、トランジスタＴＲ２はオフの定常状
態となる。時刻t21以後はトランジスタＴＲ１からトラ
ンジスタＴＲ２への転流が行なわれ、まったく同様な動
作となるので詳細な説明は省略する。トランスの励磁電
流について述べると、トランスＴ１に関しては時刻ｔ
１２〜ｔ２２の間に正の巻線電圧が加って、第２図に示
すようにその電圧時間積分に比例して時間とともに増加
し、時刻t22以後逆電圧によって減少し、t12〜t22の間
と等しい電圧時間積分に達した時点t23において消滅す
る。トランジスタＴＲ１がオンの時間、すなわち時刻t
12〜t22が長いとリセット時間t22〜t23も長くなる。リ
セット期間は次のトランジスタＴＲ３がオンとなる時点
まで、すなわち時刻t23がt31に達するまで可能である。
したがってトランジスタＴＲ１とトランジスタＴＲ２の
デューティ比は１：１０乃至１０：１程度まで変化でき
る。ダイオードＤ２をトランジスタのベース・エミッタ
降服電圧より低い電圧の定電圧ダイオードとし、トラン
スのリセット電流を相手側トランジスタのベース電流に
加算させることもできる。なお、トランスＴ２に関して
も、その動作は上述したトランスＴ１の場合と同様で時
刻のみ異なる。
第３図(a)(b)はトランジスタＴＲ２からＴＲ１への転流
時における動作説明用回路図を示している。時刻t11以
前はトランジスタＴＲ２がオンの定常状態にあり、トラ
ンジスタＴＲ２はトランジスタＴＲ４，トランスＴ２を
通じてベースを駆動されている。入力信号ｅ０の極性が
変った時点t11以後トランジスタＴＲ４はオフ、トラン
ジスタＴＲ３がオンとなり、電源＋Ｖｃｃから抵抗Ｒ１
を通じて流れていた電流はダイオードＤ１１トランジス
タＴＲ３を流れるようになり、トランスＴ１の１次電流
i11となる。トランスＴ１の巻線は正の電圧になろうと
するが、次の理由で正にならない。トランジスタＴＲ２
のベースにはキャリァが蓄積されているので正の電圧Ｅ
Ｂ１２となったままであり、トランスＴ２の２次巻線，
３次巻線も同じ電圧である。トランスＴ１の巻線が正に
なろうとするとダイオードＤ２が順電圧となり、結局電
流i11はi31となり、電流i31はi32となってトランスＴ２
を流れ、i22となってトランジスタＴＲ２のベース・エ
ミッタを逆方向に流れ（逆電流）、トランジスタＴＲ２
のベースに蓄積された電荷を放電するように流れる。第
３図(a)の動作回路図となる。トランスＴ２の巻線電圧
υ２とダイオードＤ２の電圧降下はほとんど同じである
から、トランスＴ１の巻線電圧はほぼ０Ｖより上昇する
ことはなく、トランジスタＴＲ１のベースは駆動されな
い。時刻t11〜t12の間はトランジスタＴＲ２のキャリァ
蓄積時間を表わす。この間はトランジスタＴＲ２はオン
の状態のままである。時刻ｔ１２においてキャリァ蓄積
時間が終るとコレクタ電流−ｉｃが遮断されると共にト
ランジスタＴＲ２のベース・エミッタ間は逆回復し、逆
電流が流れなくなる。トランスＴ１の巻線電圧は上昇
し、電圧i11はi21としてトランジスタＴＲ１のベースを
駆動し、トランジスタＴＲ１はオンとなってコレクタ電
流＋ｉｃを流す。トランスＴ１の巻線電圧υ１はトラン
ジスタＴＲ１のベース電圧ＥＢ１１になる。トランスＴ
２は励磁電流によって電流i22を流しつづけようとしト
ランスＴ２の巻線電圧は大きな負電圧となる。ただし、
励磁電流がi11よりずっと小さい。トランスＴ２の励磁
電流はダイオードＤ２に対しては逆方向であるから流れ
ることができず一番耐圧の低いトランジスタＴＲ２のベ
ース・エミッタ逆降服電流として流れる。この場合動作
回路図は第３図(b)に示す通りとなる。ベース・エミッ
タ逆降服電圧EB22は順電圧EB12に比べて１０倍以上大き
いので、トランスＴ２の巻線には大きな逆電圧が加わ
り、速かに励磁電流は減少する。同時にトランスＴ２の
磁束の偏りもリセットされる。時刻t13の後はトランジ
スタＴＲ１がオン、トランジスタＴＲ２はオフの定常状
態となる。時刻t21以後はトランジスタＴＲ１からトラ
ンジスタＴＲ２への転流が行なわれ、まったく同様な動
作となるので詳細な説明は省略する。トランスの励磁電
流について述べると、トランスＴ１に関しては時刻ｔ
１２〜ｔ２２の間に正の巻線電圧が加って、第２図に示
すようにその電圧時間積分に比例して時間とともに増加
し、時刻t22以後逆電圧によって減少し、t12〜t22の間
と等しい電圧時間積分に達した時点t23において消滅す
る。トランジスタＴＲ１がオンの時間、すなわち時刻t
12〜t22が長いとリセット時間t22〜t23も長くなる。リ
セット期間は次のトランジスタＴＲ３がオンとなる時点
まで、すなわち時刻t23がt31に達するまで可能である。
したがってトランジスタＴＲ１とトランジスタＴＲ２の
デューティ比は１：１０乃至１０：１程度まで変化でき
る。ダイオードＤ２をトランジスタのベース・エミッタ
降服電圧より低い電圧の定電圧ダイオードとし、トラン
スのリセット電流を相手側トランジスタのベース電流に
加算させることもできる。なお、トランスＴ２に関して
も、その動作は上述したトランスＴ１の場合と同様で時
刻のみ異なる。
＜効果＞ 以上のように本発明によれば、単位インバータ駆動用の
２個のパルストランスをダイオードを介して３次巻線で
結合することによって、トランスの磁束リセット動作を
損なうことなく短絡モードの発生を防止することがで
き、デューティ比可変駆動を効果的に行なうことができ
る。
２個のパルストランスをダイオードを介して３次巻線で
結合することによって、トランスの磁束リセット動作を
損なうことなく短絡モードの発生を防止することがで
き、デューティ比可変駆動を効果的に行なうことができ
る。
第１図は本発明のトランジスタインバータの駆動回路の
一実施例の回路図、第２図は同実施例の各部電圧電流波
形図、第３図(a)(b)は同実施例の転流動作説明用回路
図、第４図は従来のトランジスタインバータ駆動回路の
回路図、第５図は同従来回路の各部電圧電流波形図、第
６図(a)(b)は同従来回路の転流動作説明用回路図であ
る。 ＴＲ１，ＴＲ２…トランジスタ Ｔ１，Ｔ２…パルストランス Ｄ１…ダイオード
一実施例の回路図、第２図は同実施例の各部電圧電流波
形図、第３図(a)(b)は同実施例の転流動作説明用回路
図、第４図は従来のトランジスタインバータ駆動回路の
回路図、第５図は同従来回路の各部電圧電流波形図、第
６図(a)(b)は同従来回路の転流動作説明用回路図であ
る。 ＴＲ１，ＴＲ２…トランジスタ Ｔ１，Ｔ２…パルストランス Ｄ１…ダイオード
Claims (1)
- 【請求項１】直流電源より交互にオンとなる２個のトラ
ンジスタによって負荷に方形波パルス電圧を供給するト
ランジスタインバータにおいて、２次巻線をそれぞれの
トランジスタのベース・エミッタ間に接続した２個のパ
ルストランスにそれぞれ３次巻線を設け、両トランスの
３次巻線をダイオードを介して直列に接続して閉回路を
形成し、上記一方のパルストランスに１次電流が与えら
れたとき、上記３次巻線，ダイオードを通じて他方のパ
ルストランスの２次巻線からトランジスタのベース逆電
流を供給できるようにしたトランジスタインバータの駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181298A JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181298A JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158480A JPS6158480A (ja) | 1986-03-25 |
| JPH0642785B2 true JPH0642785B2 (ja) | 1994-06-01 |
Family
ID=16098232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181298A Expired - Fee Related JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642785B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758941A (en) * | 1987-10-30 | 1988-07-19 | International Business Machines Corporation | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit |
| GB2528894B (en) * | 2014-08-01 | 2017-05-10 | Eisergy Ltd | Power factor correction stages in power conversion |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5296316A (en) * | 1976-02-09 | 1977-08-12 | Densetsu Kiki Kogyo Kk | Inverter circuit |
| JPS5740379A (en) * | 1980-08-21 | 1982-03-05 | Yaskawa Electric Mfg Co Ltd | Igniting device for transistor inverter |
-
1984
- 1984-08-28 JP JP59181298A patent/JPH0642785B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158480A (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986052A (en) | Power switching control circuit with enhanced turn-off drive | |
| US3624485A (en) | Surge current limiting circuitry for direct current to direct current chopper inverters | |
| JPH0379957B2 (ja) | ||
| JPH0642785B2 (ja) | トランジスタインバ−タの駆動回路 | |
| JPS6333386B2 (ja) | ||
| JPS6314517A (ja) | トランジスタのベ−ス駆動回路 | |
| JPS59156022A (ja) | ドライブ回路 | |
| JPS5814713Y2 (ja) | トランジスタインバ−タ | |
| JPS631592Y2 (ja) | ||
| JPH031914B2 (ja) | ||
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JPS63257311A (ja) | 自励発振回路 | |
| SU813635A1 (ru) | Преобразователь напр жени | |
| KR940008908B1 (ko) | 주파수안정형 자려식 인버터회로 | |
| JPS6361870B2 (ja) | ||
| JPH0241275B2 (ja) | ||
| JPS6377384A (ja) | 電力変換装置 | |
| JPH01126166A (ja) | スイッチング電源回路 | |
| JPH036741B2 (ja) | ||
| JPS6027273B2 (ja) | インバ−タ回路 | |
| JPH06105565A (ja) | Ｄｃ−ａｃ変換器 | |
| JPS61257035A (ja) | Ｌｅｄ駆動回路 | |
| JPH082184B2 (ja) | Ｐｗｍインバータ | |
| JPS59144376A (ja) | インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |