JPH082184B2 - Ｐｗｍインバータ - Google Patents
ＰｗｍインバータInfo
- Publication number
- JPH082184B2 JPH082184B2 JP61054109A JP5410986A JPH082184B2 JP H082184 B2 JPH082184 B2 JP H082184B2 JP 61054109 A JP61054109 A JP 61054109A JP 5410986 A JP5410986 A JP 5410986A JP H082184 B2 JPH082184 B2 JP H082184B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- terminal
- winding
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000004907 flux Effects 0.000 description 28
- 230000005415 magnetization Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003079 width control Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、時比率制御によって、直流電源からPWM
（パルス幅変調）矩形波を得るためのPWMインバータに
関し、特に、主巻線と抵抗との直列回路よりなる主回路
の両端に、時比率制御によって直流電圧を交互に極性反
転して印加するスイッチ手段を有するPWMインバータに
関する。
（パルス幅変調）矩形波を得るためのPWMインバータに
関し、特に、主巻線と抵抗との直列回路よりなる主回路
の両端に、時比率制御によって直流電圧を交互に極性反
転して印加するスイッチ手段を有するPWMインバータに
関する。
さらに具体的にいえば、本発明は、前記スイッチ手段
のオン・オフ制御を可飽和磁心を用いた可飽和トランス
によって実現したPWMインバータに関する。
のオン・オフ制御を可飽和磁心を用いた可飽和トランス
によって実現したPWMインバータに関する。
（従来の技術） 直流電源からスイッチ素子の時比率制御により正弦波
（交流）出力または安定な直流出力等を得る従来のスイ
ッチング電源装置において、前記スイッチ素子の切換制
御は、従来、集積回路等の電子回路で構成されたパルス
幅制御回路により、パルス幅変調された一定周期の制御
信号を発生させ、半導体素子などによりこの制御信号を
電力増幅し、増幅された制御信号でスイッチ素子をオン
・オフ制御することによって行なわれている（B.D.Bedf
ord et.al.著、1964年John Wiley ＆ Sons,Inc.発行“P
rinciples of Inverter Circuits"PP.310〜313参照）。
（交流）出力または安定な直流出力等を得る従来のスイ
ッチング電源装置において、前記スイッチ素子の切換制
御は、従来、集積回路等の電子回路で構成されたパルス
幅制御回路により、パルス幅変調された一定周期の制御
信号を発生させ、半導体素子などによりこの制御信号を
電力増幅し、増幅された制御信号でスイッチ素子をオン
・オフ制御することによって行なわれている（B.D.Bedf
ord et.al.著、1964年John Wiley ＆ Sons,Inc.発行“P
rinciples of Inverter Circuits"PP.310〜313参照）。
（発明が解決しようとする課題） このため、パルス幅制御回路およびスイッチ素子駆動
回路の構成が複雑であるばかりでなく、スイッチング周
波数を高周波化する場合、スイッチ素子駆動回路の電力
損失が増す等の欠点があった。
回路の構成が複雑であるばかりでなく、スイッチング周
波数を高周波化する場合、スイッチ素子駆動回路の電力
損失が増す等の欠点があった。
本発明は、これらの問題を解決するためパルス幅制御
回路に可飽和磁心を含む可飽和トランスを用い、回路構
成が極めて簡単で、スイッチ素子およびその駆動回路の
電力損失が少ないPWMインバータを提供することを目的
とする。
回路に可飽和磁心を含む可飽和トランスを用い、回路構
成が極めて簡単で、スイッチ素子およびその駆動回路の
電力損失が少ないPWMインバータを提供することを目的
とする。
本発明の他の目的は、主巻線と抵抗との直列回路より
なる主回路を有し、この主回路の両端に、時比率制御に
よって、直流電圧を交互に極性反転して印加する半導体
スイッチ手段を有するPWMインバータを提供することに
ある。
なる主回路を有し、この主回路の両端に、時比率制御に
よって、直流電圧を交互に極性反転して印加する半導体
スイッチ手段を有するPWMインバータを提供することに
ある。
本発明のさらに他の目的は、前記半導体スイッチ手段
のオン・オフ制御を可飽和磁心を用いた可飽和トランス
によって行なうようにしたPWMインバータを提供するこ
とにある。
のオン・オフ制御を可飽和磁心を用いた可飽和トランス
によって行なうようにしたPWMインバータを提供するこ
とにある。
（実施例） 第１図は、本発明の一実施例の回路図である。同図に
おいて、直列接続された２つの直流電源1,2には、ハー
フブリッジ接続のコンプリメンタリFET10および11が直
列に接続されている。両直流電源1,2の接続点はグラン
ド電位に接地される。両FET10,11のソースおよびゲート
はそれぞれ共通に接続される。
おいて、直列接続された２つの直流電源1,2には、ハー
フブリッジ接続のコンプリメンタリFET10および11が直
列に接続されている。両直流電源1,2の接続点はグラン
ド電位に接地される。両FET10,11のソースおよびゲート
はそれぞれ共通に接続される。
単一の閉磁路を有する可飽和磁心３には、駆動巻線3
0、主巻線31および制御巻線32が施され、駆動巻線30
は、FET10およびFET11のゲートおよびソース間に接続さ
れ、またFET10およびFET11のソースＡとグランド（接
地）Ａ′間には、主巻線31および抵抗５の直列回路より
なる主回路が接続されている。制御巻線32には高抵抗ま
たはチョークコイル等の交流阻止素子６を通して制御回
路７が接続されている。素子６は、FET10,11のスイッチ
ング周波数に相当する周波数の交流を阻止する。各巻線
の極性は、黒点印で図示される。また、FETのソースの
接続点であるＡ点には、リアクトル（図示省略）を介し
て負荷４が接続される。後述するように、FET10と11
は、一方がONのとき、他方がOFFになるように、交互に
オン・オフ制御される。
0、主巻線31および制御巻線32が施され、駆動巻線30
は、FET10およびFET11のゲートおよびソース間に接続さ
れ、またFET10およびFET11のソースＡとグランド（接
地）Ａ′間には、主巻線31および抵抗５の直列回路より
なる主回路が接続されている。制御巻線32には高抵抗ま
たはチョークコイル等の交流阻止素子６を通して制御回
路７が接続されている。素子６は、FET10,11のスイッチ
ング周波数に相当する周波数の交流を阻止する。各巻線
の極性は、黒点印で図示される。また、FETのソースの
接続点であるＡ点には、リアクトル（図示省略）を介し
て負荷４が接続される。後述するように、FET10と11
は、一方がONのとき、他方がOFFになるように、交互に
オン・オフ制御される。
動作時に第２図ａのように、FET10がオンで、FET11が
オフの時間T0〜T1において、直流電源１の電圧V1が抵抗
５を通して主巻線31に印加され（第２図の波形ｂ）、こ
のとき主巻線31に流れる電流により磁心３内の磁束は、
第２図ｃのように増加する。ここで、制御巻線32の電流
Icは実質上０と仮定している。またこの時、駆動巻線30
に誘起される電圧によりFET10のオン状態が保持され
る。
オフの時間T0〜T1において、直流電源１の電圧V1が抵抗
５を通して主巻線31に印加され（第２図の波形ｂ）、こ
のとき主巻線31に流れる電流により磁心３内の磁束は、
第２図ｃのように増加する。ここで、制御巻線32の電流
Icは実質上０と仮定している。またこの時、駆動巻線30
に誘起される電圧によりFET10のオン状態が保持され
る。
磁心３の磁束が、時刻T1において、飽和値Φｓに達す
ると、主巻線31のインダクタンスが急激に減少し、FET1
0のゲート・ソース間の容量と駆動巻線30の飽和インダ
クタンスにより、駆動巻線30の電流およびFET10のゲー
ト・ソース間電圧が過渡振動を発生する。このため、FE
T10のゲートから駆動巻線30にパルス電流が流れ、FET10
のゲート・ソース間容量に蓄えられていた電荷が急速に
放出されるので、FET10はターン・オフする。
ると、主巻線31のインダクタンスが急激に減少し、FET1
0のゲート・ソース間の容量と駆動巻線30の飽和インダ
クタンスにより、駆動巻線30の電流およびFET10のゲー
ト・ソース間電圧が過渡振動を発生する。このため、FE
T10のゲートから駆動巻線30にパルス電流が流れ、FET10
のゲート・ソース間容量に蓄えられていた電荷が急速に
放出されるので、FET10はターン・オフする。
FET10がターン・オフすると、ターン・オフ時に駆動
巻線30に流れる過渡電流によって、磁心３に蓄えられた
エネルギーが、FET11のゲート・ソース間の容量に電流
として与えられる。その結果、FET11は、そのゲート電
圧が順バイアスとなってターン・オフする。FET11がタ
ーン・オンすると、直流電源２の電圧V2が抵抗５を通し
て主巻線31に印加される。
巻線30に流れる過渡電流によって、磁心３に蓄えられた
エネルギーが、FET11のゲート・ソース間の容量に電流
として与えられる。その結果、FET11は、そのゲート電
圧が順バイアスとなってターン・オフする。FET11がタ
ーン・オンすると、直流電源２の電圧V2が抵抗５を通し
て主巻線31に印加される。
前述と同様に、主巻線31に流れる電流にしたがって磁
心３内の磁束は、第２図ｃのように、正の飽和値Φｓか
ら減少する。磁束が、時刻T2に、負の飽和値−Φｓに達
すると、前に説明したのと同じメカニズムにより、FET1
1がターンオフし、FET10がターンオンする。すなわち、
FET11からFET10への転流が生じる。この転流動作は、そ
の後予定の周期で繰り換される。
心３内の磁束は、第２図ｃのように、正の飽和値Φｓか
ら減少する。磁束が、時刻T2に、負の飽和値−Φｓに達
すると、前に説明したのと同じメカニズムにより、FET1
1がターンオフし、FET10がターンオンする。すなわち、
FET11からFET10への転流が生じる。この転流動作は、そ
の後予定の周期で繰り換される。
前に述べたように、第１図の回路において、一方のFE
Tから他方のFETへの転流は、磁心３の飽和インダクタン
スと各FETのゲート・ソース間の容量との直列回路によ
る過渡的な振動電流によって行なわれるが、FETの種類
によっては、ゲート・ソース間に容量が小さいために転
流が行なわれにくいことがある。このような場合には、
FETのゲート・ソース間にコンデサを付加することによ
り転流が容易となる。
Tから他方のFETへの転流は、磁心３の飽和インダクタン
スと各FETのゲート・ソース間の容量との直列回路によ
る過渡的な振動電流によって行なわれるが、FETの種類
によっては、ゲート・ソース間に容量が小さいために転
流が行なわれにくいことがある。このような場合には、
FETのゲート・ソース間にコンデサを付加することによ
り転流が容易となる。
このとき、正の電源１と負の電源２の電圧V1とV2とが
等しいと仮定すると、巻線31に与えられる電圧、励磁電
流は、FET10がオンのときとFET11がオンのとでは、磁化
の条件も単に極性が逆になるだけであるので、磁化の速
度（第２図ｃに示す直線の傾き）も極性が反転するだけ
でその値は等しくなる。したがってFET10がオンの時間
τ１（磁束が負の飽和磁束−Φｓから正の飽和磁束Φｓ
に到達するまでの時間）とFET11がオンの時間τ２（反
対に、磁束が正の飽和磁束Φｓから負の飽和磁束−Φｓ
に到達するまでの時間）は等しくなり、主巻線31および
抵抗５の直列回路両端の出力波形は、第２図ｂに示すよ
うに、正期間と負期間が合同な矩形波となる。
等しいと仮定すると、巻線31に与えられる電圧、励磁電
流は、FET10がオンのときとFET11がオンのとでは、磁化
の条件も単に極性が逆になるだけであるので、磁化の速
度（第２図ｃに示す直線の傾き）も極性が反転するだけ
でその値は等しくなる。したがってFET10がオンの時間
τ１（磁束が負の飽和磁束−Φｓから正の飽和磁束Φｓ
に到達するまでの時間）とFET11がオンの時間τ２（反
対に、磁束が正の飽和磁束Φｓから負の飽和磁束−Φｓ
に到達するまでの時間）は等しくなり、主巻線31および
抵抗５の直列回路両端の出力波形は、第２図ｂに示すよ
うに、正期間と負期間が合同な矩形波となる。
次に、制御回路７より制御巻線32に、黒丸印方向（主
巻線31の黒丸印と同極性の方向）から制御電流Icが与え
られると、FET10がオンのときは、主巻線31より与えら
れる電圧および励磁電流による磁化方向（磁束を負の飽
和磁束−Φｓから正の飽和磁束Φｓ方向に変化させる方
向）と制御電流Icによる磁化方向の方向は同一方向であ
るので、制御電流Icは、主巻線31より与えられる磁化を
助長することになる。そのため、磁束を負の飽和磁束−
Φｓから正の飽和磁束Φｓ方向に変化させる磁化速度、
即ち、磁化の傾きは、第３図ｂに示すように、第２図ｃ
に示す制御電流が零のときの傾きに比べて急となり、し
たがって、主巻線31の電圧も制御電流が零のときよりも
Vrだけ高くなる。このため、磁束が負の飽和磁束−Φｓ
から正の飽和磁束Φｓに達する時間τ１も、第３図ｃに
示されるように短かくなる。
巻線31の黒丸印と同極性の方向）から制御電流Icが与え
られると、FET10がオンのときは、主巻線31より与えら
れる電圧および励磁電流による磁化方向（磁束を負の飽
和磁束−Φｓから正の飽和磁束Φｓ方向に変化させる方
向）と制御電流Icによる磁化方向の方向は同一方向であ
るので、制御電流Icは、主巻線31より与えられる磁化を
助長することになる。そのため、磁束を負の飽和磁束−
Φｓから正の飽和磁束Φｓ方向に変化させる磁化速度、
即ち、磁化の傾きは、第３図ｂに示すように、第２図ｃ
に示す制御電流が零のときの傾きに比べて急となり、し
たがって、主巻線31の電圧も制御電流が零のときよりも
Vrだけ高くなる。このため、磁束が負の飽和磁束−Φｓ
から正の飽和磁束Φｓに達する時間τ１も、第３図ｃに
示されるように短かくなる。
逆に、FET11がオンのときは、主巻線31より与えられ
る電圧および励磁電流による磁化方向（磁束を正の飽和
磁束Φｓから負の飽和磁束−Φｓ方向に変化させる方
向）と制御電流Icによる磁化の方向は逆方向となるの
で、制御電流Icは、主巻線31より与えられる磁化を妨げ
ることになる。そのため、磁束を正の飽和磁束Φｓから
負の飽和磁束−Φｓ方向に変化させる磁化速度、即ち、
磁化の傾きは、第３図ｂに示すように、第２図ｃに示す
制御電流が零のときの傾きに比べて緩やかとなり、した
がって、主巻線31の電圧も制御電流が零のときに比べて
Vrだけ低くなる。このため、磁束が正の飽和磁束Φｓか
ら負の飽和磁束−Φｓに達する時間τ２も、第３図ｃに
示されるように長くなる。
る電圧および励磁電流による磁化方向（磁束を正の飽和
磁束Φｓから負の飽和磁束−Φｓ方向に変化させる方
向）と制御電流Icによる磁化の方向は逆方向となるの
で、制御電流Icは、主巻線31より与えられる磁化を妨げ
ることになる。そのため、磁束を正の飽和磁束Φｓから
負の飽和磁束−Φｓ方向に変化させる磁化速度、即ち、
磁化の傾きは、第３図ｂに示すように、第２図ｃに示す
制御電流が零のときの傾きに比べて緩やかとなり、した
がって、主巻線31の電圧も制御電流が零のときに比べて
Vrだけ低くなる。このため、磁束が正の飽和磁束Φｓか
ら負の飽和磁束−Φｓに達する時間τ２も、第３図ｃに
示されるように長くなる。
以上のように、第１図の実施例回路に、制御巻線32の
黒丸印方向から制御電流Icが流されると、FET10がオン
の時間τ１は減少し、FET11がオンの時間τ２は増加す
るので、FET10がオンの時間τ１とFET11がオン時間τ２
との比、即ち、時比率が制御電流Icによって制御され
る。また容易に理解されるように、制御電流Icの向きを
反転するとFET10がオンの時間τ１が増加し、FET11がオ
ン時間τ２が減少する。このように、制御電流Icの極性
に応じて、時比率は50％を中心に増加の方向にも減少の
方向にも制御できる。また明らかなように、制御電流Ic
から50Hzないし60Hz程度の、本回路の発振周波数100kHz
にくらべて十分低い周波数の交流であれば、それにした
がって時比率制御される。それ故に、制御電流Icを正弦
波状に変化させれば正弦波出力電圧が得られる。
黒丸印方向から制御電流Icが流されると、FET10がオン
の時間τ１は減少し、FET11がオンの時間τ２は増加す
るので、FET10がオンの時間τ１とFET11がオン時間τ２
との比、即ち、時比率が制御電流Icによって制御され
る。また容易に理解されるように、制御電流Icの向きを
反転するとFET10がオンの時間τ１が増加し、FET11がオ
ン時間τ２が減少する。このように、制御電流Icの極性
に応じて、時比率は50％を中心に増加の方向にも減少の
方向にも制御できる。また明らかなように、制御電流Ic
から50Hzないし60Hz程度の、本回路の発振周波数100kHz
にくらべて十分低い周波数の交流であれば、それにした
がって時比率制御される。それ故に、制御電流Icを正弦
波状に変化させれば正弦波出力電圧が得られる。
以上に説明したように、本実施例では制御巻線32より
制御電流Icが与えられると主巻線31には、制御電流Icの
大きさに応じて定まる磁化力により、主巻線による磁化
を助長する半サイクルと主巻線による磁化を妨げる半サ
イクルとが生じ、FET11がオンの時間τ１とFET10がオン
時間τ２との間に差違が生じ、時比率が制御される。
制御電流Icが与えられると主巻線31には、制御電流Icの
大きさに応じて定まる磁化力により、主巻線による磁化
を助長する半サイクルと主巻線による磁化を妨げる半サ
イクルとが生じ、FET11がオンの時間τ１とFET10がオン
時間τ２との間に差違が生じ、時比率が制御される。
第１の実施例回路により、より正確な正弦波（交流）
出力を得るためには、制御回路７において、正弦波の基
準電圧に対する出力電圧の偏差を検出、増幅し、増幅信
号によって制御巻線32に与える電流Icを制御することに
よって、Ａ点に正弦波状にパルス幅変調された矩形波出
力電圧を得、これをリアクトルとコンデンサとを含む平
滑化回路で平滑化すればよい。
出力を得るためには、制御回路７において、正弦波の基
準電圧に対する出力電圧の偏差を検出、増幅し、増幅信
号によって制御巻線32に与える電流Icを制御することに
よって、Ａ点に正弦波状にパルス幅変調された矩形波出
力電圧を得、これをリアクトルとコンデンサとを含む平
滑化回路で平滑化すればよい。
第４図は、本発明の他の実施例を示す回路図である。
第１図では、説明を簡単にするために、FET10とFET11と
して、ハーフブリッジ接続されたコンプリメンタリFET
を使用し、これらFETのゲートおよびソース間に接続さ
れた駆動巻線を両FETに共通に使用した例について述べ
た。
第１図では、説明を簡単にするために、FET10とFET11と
して、ハーフブリッジ接続されたコンプリメンタリFET
を使用し、これらFETのゲートおよびソース間に接続さ
れた駆動巻線を両FETに共通に使用した例について述べ
た。
これに対し、第４図では、４つのFET10〜13をフルブ
リッジ接続して用いている。そして、各FETの駆動巻線
は、図中30,33〜35で示すように、それぞれ独立に磁心
３に巻回され、それぞれFETのゲートおよびエミッタ間
にそれぞれ別個に接続されている。第４図では、ブリッ
ジの対辺にある１対のFET、すなわちFET10.13およびFET
11,12が交互に、かつ同時にオン・オフ制御される。そ
の他の構成および動作は第１図の実施例と同じである。
なお、本発明をプッシュプル回路等にも簡単に応用でき
ることは明らかである。
リッジ接続して用いている。そして、各FETの駆動巻線
は、図中30,33〜35で示すように、それぞれ独立に磁心
３に巻回され、それぞれFETのゲートおよびエミッタ間
にそれぞれ別個に接続されている。第４図では、ブリッ
ジの対辺にある１対のFET、すなわちFET10.13およびFET
11,12が交互に、かつ同時にオン・オフ制御される。そ
の他の構成および動作は第１図の実施例と同じである。
なお、本発明をプッシュプル回路等にも簡単に応用でき
ることは明らかである。
第５図は本発明を直流安定化電源装置に適用したさら
に他の実施例を示す。符号８および９はDC電源１の電圧
を分圧するための素子（抵抗またはコンデンサの対）を
示す。FET10がオンの時、主巻線31の黒点を施した側、
すなわちＡ点には電源１の正電圧が印加され、他方の端
子には電源１の電圧を分圧素子８および９により分圧し
た電圧（Ａ′点の電圧）が抵抗５を通して印加される。
換言すれば、主巻線31と抵抗５の直列回路に分圧素子８
の両端の電圧が印加される。
に他の実施例を示す。符号８および９はDC電源１の電圧
を分圧するための素子（抵抗またはコンデンサの対）を
示す。FET10がオンの時、主巻線31の黒点を施した側、
すなわちＡ点には電源１の正電圧が印加され、他方の端
子には電源１の電圧を分圧素子８および９により分圧し
た電圧（Ａ′点の電圧）が抵抗５を通して印加される。
換言すれば、主巻線31と抵抗５の直列回路に分圧素子８
の両端の電圧が印加される。
FET10がオフの時、フライホイールダイオード15が導
通しているので、巻線31の黒点を施した側の点Ａは０電
位となり、他方の端子Ａ′には、前記と同様に、電源１
の電圧を分圧素子８および９により分圧した電圧が抵抗
５を通して印加される。したがって、主巻線31と抵抗５
の直列回路よりなる主回路には、分圧素子９の両端の電
圧が印加される。このため、主巻線31には、第２図ｂに
示したのと同様の矩形波電圧が抵抗５を通して印加され
る。明らかなように、第５図のフライホイールダイオー
ド15は、一種の半導体スイッチとして機能している。
通しているので、巻線31の黒点を施した側の点Ａは０電
位となり、他方の端子Ａ′には、前記と同様に、電源１
の電圧を分圧素子８および９により分圧した電圧が抵抗
５を通して印加される。したがって、主巻線31と抵抗５
の直列回路よりなる主回路には、分圧素子９の両端の電
圧が印加される。このため、主巻線31には、第２図ｂに
示したのと同様の矩形波電圧が抵抗５を通して印加され
る。明らかなように、第５図のフライホイールダイオー
ド15は、一種の半導体スイッチとして機能している。
制御巻線32に制御回路７から制御電流が与えられる
と、第１図に関して前に説明したのと同様の理由によ
り、FET10のオン・オフ時間比に変化が生じ、Ａ点の電
圧は、第３図ｄに示したようなPWM矩形波となる。この
矩形波をリアクトル13とコンデンサ14よりなる平滑回路
によって平均化すると、前記制御電流に比例した出力電
圧がコンデンサ14の両端に得られる。
と、第１図に関して前に説明したのと同様の理由によ
り、FET10のオン・オフ時間比に変化が生じ、Ａ点の電
圧は、第３図ｄに示したようなPWM矩形波となる。この
矩形波をリアクトル13とコンデンサ14よりなる平滑回路
によって平均化すると、前記制御電流に比例した出力電
圧がコンデンサ14の両端に得られる。
それ故に、制御回路７により基準の（直流または交
流）電圧に対する出力電圧の偏差を検出増幅し、増幅信
号に基づいて制御巻線32に与える電流を調整すれば、安
定化された（直流または交流）出力電圧がコンデンサ14
の両端に得られる。
流）電圧に対する出力電圧の偏差を検出増幅し、増幅信
号に基づいて制御巻線32に与える電流を調整すれば、安
定化された（直流または交流）出力電圧がコンデンサ14
の両端に得られる。
以上では、説明を分り易くするために、本発明を降圧
形直流安定化電源装置（buck type DC−to−DC convert
erまたはstabilized DC power source）に適用した例を
示したが、この他の昇降圧形直流安定化電源装置（buck
−boost type DC−to−DC converter）、昇圧形直流安
定化電源装置（boost type DC−to−DC converter）、
フォワード形直流安定化電源装置（forward type DC−t
o−DC converter）等にも容易に適用できることは、当
業者には理解されるであろう。
形直流安定化電源装置（buck type DC−to−DC convert
erまたはstabilized DC power source）に適用した例を
示したが、この他の昇降圧形直流安定化電源装置（buck
−boost type DC−to−DC converter）、昇圧形直流安
定化電源装置（boost type DC−to−DC converter）、
フォワード形直流安定化電源装置（forward type DC−t
o−DC converter）等にも容易に適用できることは、当
業者には理解されるであろう。
以上の説明から明らかなように、本発明による可飽和
磁心と半導体スイッチを用いた電源装置を用いれば、従
来複雑であったスイッチングによる電源装置を簡単な装
置で実現することが可能となる。半導体スイッチとして
は、前述のFETのほか、トランジスタやゲートターンオ
フサイリスタ）なども使用することができる。
磁心と半導体スイッチを用いた電源装置を用いれば、従
来複雑であったスイッチングによる電源装置を簡単な装
置で実現することが可能となる。半導体スイッチとして
は、前述のFETのほか、トランジスタやゲートターンオ
フサイリスタ）なども使用することができる。
第１図は、本発明の一実施例を示す回路図である。第２
図および第３図は、第１図のPWMインバータの動作を説
明するための波形タイムチャートである。第４図および
第５図はそれぞれ本発明の他の実施例を示す回路図であ
る。 １〜２……直流電源、３……可飽和磁心、４……負荷、
５……抵抗、６……交流成分阻止素子、７……制御回
路、10〜11……FET、30……駆動巻線、31……主巻線、3
2……制御巻線
図および第３図は、第１図のPWMインバータの動作を説
明するための波形タイムチャートである。第４図および
第５図はそれぞれ本発明の他の実施例を示す回路図であ
る。 １〜２……直流電源、３……可飽和磁心、４……負荷、
５……抵抗、６……交流成分阻止素子、７……制御回
路、10〜11……FET、30……駆動巻線、31……主巻線、3
2……制御巻線
Claims (7)
- 【請求項１】主巻線、制御巻線、および少なくとも１つ
の駆動巻線を１つの閉磁路に巻回された可飽和磁心と、 主巻線と直列に接続されて両端を第１、第２の出力端子
とされた主回路を構成する抵抗と、 それぞれの一端子が前記第１の出力端子に接続され、他
端子がそれぞれ一極性および反対極性の直流電源端子に
接続され、かつ前記一端子に対して高インピーダンスの
制御端子を有する１対のスイッチ素子と、 制御巻線に制御電流を供給する制御回路手段とを備え、 各駆動巻線の両端は各スイッチ素子の一端子とその制御
端子とにそれぞれ接続され、可飽和磁心の飽和に応答し
て前記１対のスイッチ素子が交互に開閉制御されること
を特徴とするPWMインバータ。 - 【請求項２】１対のスイッチ素子が半導体スイッチ素子
であることを特徴とする請求項１に記載のPWMインバー
タ。 - 【請求項３】主回路の両端に発生する出力波形が平滑化
回路を介して取出されることを特徴とする請求項１また
は２に記載のPWMインバータ。 - 【請求項４】制御電流が一定値の直流である請求項１な
いし３のいずれかに記載のPWMインバータ。 - 【請求項５】制御電流が正弦波交流である請求項１ない
し３のいずれかに記載のPWMインバータ。 - 【請求項６】直流電源端子に対して順方向に直列接続さ
れた第１および第２の制御端子付きスイッチ素子よりな
る第１の電流路と、 前記直流電源端子に対して順方向に直列接続された第３
および第４の制御端子付きスイッチ素子よりなる第２の
電流路と、 第１および第２のスイッチ素子の接続点および第３およ
び第４のスイッチ素子の接続点を第１および第２出力端
子とし、その間に接続された主巻線および抵抗の直列回
路よりなる主回路と、 第１ないし第４のスイッチ素子の各一つの端子と、この
端子に対して高インピーダンスの制御端子との間にそれ
ぞれ接続された駆動巻線と、 前記主巻線および駆動巻線が１つの閉磁路に巻回された
可飽和磁心と、 前記可飽和磁心に巻回された制御巻線と、 前記制御巻線に制御電流を供給する制御回路手段とを有
し、 第１、第３のスイッチ素子および第２、第４のスイッチ
素子を対として各対が交互に開閉制御されることを特徴
とするPWMインバータ。 - 【請求項７】１対の直流電源端子間に直列接続された順
方向の高インピーダンスの制御端子付き半導体スイッチ
素子および逆方向のダイオードと、 主巻線および抵抗の直列回路よりなり、前記１対の直流
電源端子の中間電位点および前記スイッチ素子とダイオ
ードとの接続点間に接続された主回路と、 主回路の主巻線が巻回された１つの閉磁路を有する可飽
和磁心と、 前記可飽和磁心の１つの閉磁路に巻回されて、その両端
が前記スイッチ素子の一端子および前記一端子に対して
高インピーダンスの制御端子に接続された駆動巻線と、 前記可飽和磁心の１つの閉磁路に巻回された制御巻線
と、 制御巻線に制御電流を供給する制御回路手段とを備え、 可飽和磁心の飽和に応答して、前記駆動巻線の飽和イン
ダクタンスと、前記スイッチ素子の制御端子および１端
子間の容量とによる過渡的振動電流によって、前記スイ
ッチ素子およびダイオードが交互にオン、オフ制御され
ることを特徴とするPWMインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054109A JPH082184B2 (ja) | 1986-03-12 | 1986-03-12 | Ｐｗｍインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054109A JPH082184B2 (ja) | 1986-03-12 | 1986-03-12 | Ｐｗｍインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213581A JPS62213581A (ja) | 1987-09-19 |
| JPH082184B2 true JPH082184B2 (ja) | 1996-01-10 |
Family
ID=12961431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054109A Expired - Lifetime JPH082184B2 (ja) | 1986-03-12 | 1986-03-12 | Ｐｗｍインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122591U (ja) * | 1989-03-17 | 1990-10-08 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768677A (en) * | 1980-10-17 | 1982-04-27 | Tdk Corp | Converter |
-
1986
- 1986-03-12 JP JP61054109A patent/JPH082184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62213581A (ja) | 1987-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711315B2 (ja) | スイッチング電源装置 | |
| US5111378A (en) | DC chopper converter | |
| US5070292A (en) | Pulse-width modulated circuit for driving a load | |
| JPS62166772A (ja) | 電源を切り替える場合に使用される順変換装置 | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| US5081409A (en) | Pulse-width modulated circuit for driving a load | |
| US4800476A (en) | PWM inverter with a saturable core | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| US4317165A (en) | Inverter having improved efficiency and regulation | |
| JP2716234B2 (ja) | 多出力コンバータ及びその変調回路 | |
| JP2716105B2 (ja) | 交番定電流回路 | |
| JPH082184B2 (ja) | Ｐｗｍインバータ | |
| JPS627368A (ja) | 電源回路 | |
| JP2002188945A (ja) | 電磁流量計 | |
| Harada et al. | Current sensors with a small saturable core and MOSFETs | |
| JP2001275361A (ja) | スイッチング電源における整流回路、スイッチング電源回路 | |
| CA1290808C (en) | Pwm inverter with a saturable core | |
| JP3084950B2 (ja) | スイッチング電源装置 | |
| JPH03116696A (ja) | 放電灯点灯装置 | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JPH0664090B2 (ja) | 電流検出装置 | |
| JP2871924B2 (ja) | 磁気ヘッド駆動装置 | |
| JPH0584847B2 (ja) | ||
| RU1836798C (ru) | Преобразователь посто нного напр жени в переменное | |
| SU1256124A1 (ru) | Регулируемый однотактный преобразователь посто нного напр жени |