JPH0644184Y2 - Aft電圧重畳回路 - Google Patents

Aft電圧重畳回路

Info

Publication number
JPH0644184Y2
JPH0644184Y2 JP4330888U JP4330888U JPH0644184Y2 JP H0644184 Y2 JPH0644184 Y2 JP H0644184Y2 JP 4330888 U JP4330888 U JP 4330888U JP 4330888 U JP4330888 U JP 4330888U JP H0644184 Y2 JPH0644184 Y2 JP H0644184Y2
Authority
JP
Japan
Prior art keywords
voltage
aft
transistor
diode
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4330888U
Other languages
English (en)
Other versions
JPH01147528U (ja
Inventor
正雄 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4330888U priority Critical patent/JPH0644184Y2/ja
Publication of JPH01147528U publication Critical patent/JPH01147528U/ja
Application granted granted Critical
Publication of JPH0644184Y2 publication Critical patent/JPH0644184Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【考案の詳細な説明】 [考案の目的] (産業上の利用分野) この考案は電子同調チューナの自動周波数調整用AFT電
圧を同調電圧に重畳してチューニングを行うAFT電圧重
畳回路に関する。
(従来の技術) 電子同調チューナにおいて、局部発振周波数は周囲温度
や経時変化によって変動するので、その変動を補正して
正しい周波数を保つように自動周波数調整(AFT)回路
が設けられている。AFT回路は、電子同調チューナの出
力側に得られるIF信号の周波数ずれを検出し、そのずれ
の程度に比例した直流電圧を(以下AFT電圧とする)得
て、局部発振周波数を制御し、IF周波数を中心周波数に
引き込み安定化させるものである。
第4図はAFT電圧の特性を示し、縦軸は電圧を,横軸は
周波数を表わしている。V0は中心周波数f0(わが国では
58.75MHz)を与える基準電圧であり、f0より高い方(+
側)にずれるとV0より低い電圧を現し、f0より低い方
(−側)にずれると、V0より高い電圧を現す。こうして
発生する電圧によって所定の引き込み範囲が設定され、
周波数を安定化する。
しかして、電子同調チューナは、第5図aに示すよう
に、可変容量ダイオードVD1,VD2を備え、これらに同調
電圧及びAFT電圧をそれぞれ供給する端子TとFを有す
るものと、第5図bに示すように、可変容量ダイオード
VD1を備え、これに同調電圧とAFT電圧とを重畳して供給
する端子Tを有するものがある。第5図bの形のチュー
ナは、同調電圧端子Tに加える同調電圧をAFT電圧で直
接制御、即ち同調電圧にAFT電圧を重畳することによっ
てAFT動作を行っている。
第6図は第5図aのタイプのチューナにおけるAFT端子
にAFT電圧を供給する回路の一例を示している。同図
中、1は電子同調チューナであり、このチューナ1は、
外部端子として同調電圧の入力端子VTと、AFT電圧入力
端子Fを有し、同調電圧端子VTには同調電圧発生回路2
から同調電圧が印加している。
3はAFT電圧導入力子、4はAFT電圧の有無を検出するAF
T検出端子、5はチャンネル切替時等にAFT電圧の供給を
停止するAFTディフィート電圧が導かれるAFTディフィー
ト端子である。AFT電圧導入端子3は、トランジスタQ1
のベースよりエミッタに導出し、抵抗R1を介して端子F
に接続される。AFT検出端子4は、平滑用コンデンサC1
の一端を介し、抵抗R2を介してトランジスタQ1のエミッ
タに接続される。また、AFTディフィート端子5は、抵
抗R3を介して電界効果トランジスタQ2のゲートに接続さ
れる。電界効果トランジスタQ2は、出力電極間がそれぞ
れ定電圧ダイオードD1のカソードと抵抗R1と端子Fとの
電圧ライン7に接続され、定電圧ダイオードD1は、電圧
源端子6からの(+)B電圧で所定の基準電圧を発生し
ている。
このような回路は、受信中は端子3に第4図に示したAF
T電圧が供給され、端子5にはロウレベルの電圧が掛か
って電界効果トランジスタQ2をオフする。これにより、
トランジスタQ1から抵抗R1を介して端子FにAFT電圧が
導入され、電子同調チューナ1の局部発振周波数を微調
整制御する。また、AFTディフィート時には、AFTディフ
ィート電圧がハイレベルとなって、電界効果トランジス
タQ2をオンし、端子Fに定電圧ダイオードD1からの基準
電圧を供給する。これにより、電圧ライン7上の電圧が
第4図のV0を呈するAFTディフィート状態となる。
しかし、第6図の回路は、AFT電圧変化範囲が広く、高
精度なAFT動作を行うが、チューナの端子数が多くなる
と共に、可変容量ダイオード等により回路の構成が複雑
化する。
また、第7図は第5図bのタイプのチューナにAFT電圧
を供給する回路の一例を示す回路図である。第7図にお
いて、1′は同調電圧端子VTにAFT電圧が重畳される電
子同調チューナ、2′は同調電圧発生回路であり、同調
電圧発生回路2′からの同調電圧は抵抗R4を介して端子
VTに供給される。端子BSは、VHF信号受信時とUHF信号受
信時とで電圧レベルが変化する切替電圧の出力端子であ
る。
3a,3bは、差動AFT電圧導入端子、5はAFTディフィート
端子である。差動AFT電圧導入端子3a,3bは、それぞれ差
動トランジスタQ4,Q5のベースに結合し、AFTディフィー
ト端子5は電界効果トランジスタQ8を介して差動トラン
ジスタQ4,Q5のベースに結合している。AFT電圧は、トラ
ンジスタQ5のコレクタより取出され、トランジスタQ6の
ベースに入る。トランジスタQ6は、エミッタと基準電位
点との間に抵抗R5,R6の直列接続が接続され、コレクタ
からのAFT電圧は抵抗R4で同調電圧と重畳して端子VT
供給される。なお、トランジスタQ3は定電流トランジス
タであり、トランジスタQ5のコレクタは、抵抗R7,ダイ
オードD2の直列接続を介して基準電位点に接続されてい
る。
このような回路は、受信中は端子3a,3bに差動AFT電圧が
供給され、端子5にはロウレベルの電圧が掛かって電界
効果トランジスタQ8をオフする。これによりトランジス
タQ4,Q5のベース間が非導通となり、トランジスタQ5の
コレクタよりAFT電圧が出力され、この電圧に基づく電
流がトランジスタQ6を介して抵抗R4に流れ、同調電圧に
電流重畳する。また、AFTディフィート時には、AFTディ
フィート電圧がハイレベルとなって、電界効果トランジ
スタQ8をオンし、トランジスタQ4,Q5のベース間を導通
して、差動AFT電圧を相殺する。これにより、トランジ
スタQ5のコレクタには、所定レベルの電圧が現れ、トラ
ンジスタQ6のコレクタに定電流を流すようにする。これ
によって、同調電圧に基準電圧V0に相当する電圧が重畳
してAFTディフィート状態となる。この場合ダイオードD
2は、トランジスタQ6におけるベースエミッタ間電圧の
温度補償を行っている。
しかし、最近の傾向としてICのピン数削減のため、AFT
電圧を単一出力として取出すことが多い。AFT電圧を単
一出力で取出すと、AFTディフィート時における基準電
圧V0の安定性が、受信性能に重要な影響を及ぼす。例え
ばチャンネルプリセットを行う場合、AFTディフィート
を掛けるが、重畳電流が不安定であると、最適な同調電
圧にプリセットできないため、プリセットされた同調電
圧に誤差を生じ、規定周波数による受信ができなくな
る。重畳電流が変動する原因としては温度による影響が
最も大きく、AFT単一出力で重畳電流変動の少ないAFT電
圧重畳回路の提供が要望される。
(考案が解決しようとする課題) 単一出力のAFT電圧を同調電圧に重畳する回路は、温度
ドリフトにより、重畳電流が変動し、受信性能を悪化す
るという問題があった。
この考案は上記問題点を除去し、温度ドリフトによる影
響を受けないAFT電圧重畳回路の提供を目的とする。
[考案の構成] (課題を解決するための手段) この考案は、第1の端子を有し、この第1の端子に同調
電圧発生手段からの同調電圧が供給される電子同調チュ
ーナと、第1の電位点とベース間に第1のダイオードを
含む第1の直流導電路が接続され、エミッタが前記第1
の電位点に接続され、かつコレクタと第2の電位点間に
第2のダイオードを含む第2の直流導電路が接続された
第1のトランジスタと、AFT動作時に、前記第1のトラ
ンジスタのベースに第1の抵抗を介してAFT電圧を供給
し、前記第1のダイオードを非導通にする第1の手段
と、AFTディフィート時に、前記第1のトランジスタの
ベースを前記第1の抵抗を介して前記第2の電位点に接
続し、前記第1のダイオードを導通させる第2の手段
と、前記第1のトランジスタのコレクタ電圧を利用して
前記チューナの第1の端子にAFT電圧を重畳する電圧重
畳手段とを具備したことを特徴とするものである。
(作用) このような構成によれば、AFT動作時には、前記第1の
ダイオードが非導通とされ、前記第1のトランジスタの
ベースに第1の抵抗を介してAFT電圧が供給され、またA
FTディフィート時には、前記第1のダイオードを導通さ
せると共に前記第1のトランジスタのベースを前記第1
の抵抗を介して前記第2の電位点に接続することによ
り、前記第1のトランジスタのベースに前記第1の電位
点の電圧が供給される。従って、AFTディフィート時に
は、第1のトランジスタのベースに対し、第1の電位点
の電圧が第1のダイオードを通して供給されるので、第
1のダイオードが第1のトランジスタのベース・エミッ
タ間電圧を温度補償して常に安定な基準電圧を第1のト
ランジスタのベースに供給できる。その結果、チャンネ
ルプリセットを行なう時などに、AFTディフィートをか
けても、前記重畳手段を通して電子同調チューナの第1
の端子の同調電圧に対し、常に安定な基準値を重畳させ
ることが可能となる。
(実施例) 以下、この考案を図示の実施例によって説明する。第1
図はこの考案に係るAFT電圧重畳回路の一実施例を示す
回路図である。
第1図において第6図と同一の回路要素には同一の符号
を付す。13はAFT電圧の導入端子、15はAFTディフィート
端子、14はAFT検出端子である。AFT電圧導入端子13はト
ランジスタQ11のベースに接続されている。トランジス
タQ11はコレクタが基準電位点に接続され、エミッタが
抵抗R11を介して電圧源端子16に接続されて、エミッタ
からの出力は抵抗R12,R13を介してトランジスタQ12のベ
ースに導かれる。なお、抵抗R12からトランジスタQ12の
ベースへのAFT電圧ラインには基準電位点との間にコン
デンサC11が接続されている。
トランジスタQ12は、反転増幅用であり、エミッタが抵
抗R14を介して電圧源端子16に接続され、コレクタが抵
抗R15及びダイオードD11の直列接続を介して基準電位点
に接続され、コレクタからの出力は、トランジスタQ13
のベースに導かれる。トランジスタQ13は、エミッタと
基準電位点との間に抵抗R16及びR17の直列接続が接続さ
れ、これら抵抗R16,R17の接続点に、VHF受信時とUHF受
信時とでオンオフ動作するトランジスタQ7のコレクタが
接続されている。また、トランジスタQ13のコレクタは
同調電圧発生回路2′との間に抵抗R4を接続し、電子同
調チューナ1′の端子VTに接続されている。なお、電子
同調チューナ1′の端子BSは、前記トランジスタQ7のベ
ースに接続され、トランジスタQ7のエミッタは基準電位
点に接続されている。
次に、AFTディフィート端子15はトランジスタQ14のベー
スに接続されている。トランジスタQ14は、エミッタが
基準電位点に接続され、コレクタが抵抗R18を介して電
圧源端子16に接続されている。また、トランジスタQ14
のコレクタは、抵抗R19を介してトランジスタQ15のベー
スに接続されると共に、ダイオードD12を介してトラン
ジスタQ12のベースに接続されている。そして、トラン
ジスタQ15は、エミッタが基準電位点に接続され、コレ
クタが抵抗R12とR13の接続点に接続されている。
なお、AFT検出端子14には抵抗R20を介してAFT電圧端子1
3からの電圧が導出され、選局マイクロコンピュータに
てAFT電圧発生の有無を判別させるようにしている。
上記の構成からなるAFT電圧重畳回路の動作を第2図,
第3図を参照して説明する。なお、第2図,第3図はい
ずれもトランジスタQ7がオンしている状態(VHF受信
時)を示す。
第2図はAFTディフィート時の回路動作図を示す。この
とき、端子15に加わるAFTディフィート電圧はロウレベ
ルとなる。端子15の電圧がロウレベルであると、トラン
ジスタQ14はオフ動作するので、ダイオードD12が順バイ
アスされ、トランジスタQ15のベース・エミッタ間も順
バイアスされて、ダイオードD12及びトランジスタQ15は
オンする。従って、AFTディフィート時は、第2図に示
すように、抵抗R12とR13の接続点が基準電位点に接続さ
れた状態となり、ダイオード12は、抵抗R18とR13との間
に接続され、これらと直列回路を構成する。そして、ダ
イオードD12のカソードに現れる電圧V1がトランジスタQ
12のベースバイアスを与える。電圧V1によりトランジス
タQ12のコレクタ・エミッタ路に流れる電流は、抵抗R15
とダイオードD11に流れ、これらの電圧降下によってト
ランジスタQ12のコレクタに基準電圧V0に相当する電圧V
2を発生する。この電圧V2によってトランジスタQ13は所
定の電流がコレクタ・エミッタ路に流れ、抵抗R4を介し
て同調電圧に電流重畳することになる。
上記において、ダイオードD12はトランジスタQ12のベー
ス・エミッタ間電圧を温度補償し、ダイオードD11はト
ランジスタQ13のベースエミッタ間電圧を温度補償して
いる。
今、温度が上昇したとすると、トランジスタQ12のベー
ス・エミッタ間電圧が小さくなって、V1が低下しトラン
ジスタQ12の動作電流が増加するが、ダイオードD12のPN
接合順方向電圧VFが小さくなるので、トランジスタQ12
に対するV1の低下が抑制され動作電流の増加が抑えられ
る。また、トランジスタQ13のベース・エミッタ間電圧
が小さくなって、重畳電流が増加するが、ダイオードD1
1のVFが小さくなるのでV2の上昇が抑えられて重畳電流
の増加が抑制されることになる。
こうしてトランジスタQ13のコレクタ・エミッタ路に定
電流が流れ、温度変化に拘らず安定なAFT基準電圧を供
給することができる。
また、第3図はAFT動作時の回路状態を示している。こ
のときAFTディフィート電圧はハイレベルとなり、トラ
ンジスタQ14をオン動作させる。これによりダイオードD
12のアノードが基準電位点に接続されるので、ダイオー
ドD12はオフし、トランジスタQ15もオフする。従って、
AFT電圧ライン(Q2のベース)には、電圧源端子16側か
らのバイアスを受けることがなく、トランジスタQ11か
らのAFT電圧をそのままトランジスタQ12に伝達するよう
になる。こうして、端子13に印加したAFT電圧は、トラ
ンジスタQ11,Q12を介してトランジスタQ13のベースに入
り、トランジスタQ13のコレクタより重畳電流となって
抵抗R4に重畳する。
AFT動作はこうである。
今、IF周波数は(−)側へずれていたとすれば、AFT電
圧は無信号時より高い電圧を呈する。このため、トラン
ジスタQ12のベース点電圧V3が上昇するので、その動作
電流が減りトランジスタQ13のベース点電圧V4が低下す
る。これより、トランジスタQ13のコレクタからの重畳
電流が減少し、AFT電圧を加えた同調電圧が低下してIF
周波数を規定周波数に引き込むわけである。
また、重畳利得を算出すれば、同調電圧発生回路2′の
出力インピーダンスをRV,AFTディフィート時の同調電圧
をVt0,AFT動作時の同調電圧をVt1,AFT電圧変化範囲をΔ
Vとすると となり、重畳利得GV(VHF受信時)は、 で示される。また、UHF受信時の重畳利得GUは、 となる。
[考案の効果] 以上説明したようにこの考案によれば、AFTディフィー
ト時の重畳電流が安定し、温度変化の影響を受けないの
で、プリセット同調電圧の精度も良くなるという効果が
ある。
【図面の簡単な説明】
第1図はこの考案に係るAFT同調電圧重畳回路の一実施
例を示す回路図、第2図,第3図は第1図の実施例の動
作を説明する回路動作図、第4図はAFT電圧を示す特性
図、第5図は電子同調チューナの要部構成を示す構成
図、第6図及び第7図は従来のAFT回路の構成を示す回
路図である。 1′……電子同調チューナ、2′……同調電圧発生回
路、16……第1の電位点、Q12……第1のトランジス
タ、Q13……電圧重畳手段、D11……第2のダイオード、
D12……第1のダイオード、R13……第1の抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】第1の端子を有し、この第1の端子に同調
    電圧発生手段からの同調電圧が供給される電子同調チュ
    ーナと、 第1の電位点とベース間に第1のダイオードを含む第1
    の直流導電路が接続され、エミッタが前記第1の電位点
    に接続され、かつコレクタと第2の電位点間に第2のダ
    イオードを含む第2の直流導電路が接続された第1のト
    ランジスタと、 AFT動作時に、前記第1のトランジスタのベースに第1
    の抵抗を介してAFT電圧を供給し、前記第1のダイオー
    ドを非導通にする第1の手段と、 AFTディフィート時に、前記第1のトランジスタのベー
    スを前記第1の抵抗を介して前記第2の電位点に接続
    し、前記第1のダイオードを導通させる第2の手段と、 前記第1のトランジスタのコレクタ電圧を利用して前記
    チューナの第1の端子にAFT電圧を重畳する電圧重畳手
    段とを具備したことを特徴とするAFT電圧重畳回路。
JP4330888U 1988-03-31 1988-03-31 Aft電圧重畳回路 Expired - Lifetime JPH0644184Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4330888U JPH0644184Y2 (ja) 1988-03-31 1988-03-31 Aft電圧重畳回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4330888U JPH0644184Y2 (ja) 1988-03-31 1988-03-31 Aft電圧重畳回路

Publications (2)

Publication Number Publication Date
JPH01147528U JPH01147528U (ja) 1989-10-12
JPH0644184Y2 true JPH0644184Y2 (ja) 1994-11-14

Family

ID=31269708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4330888U Expired - Lifetime JPH0644184Y2 (ja) 1988-03-31 1988-03-31 Aft電圧重畳回路

Country Status (1)

Country Link
JP (1) JPH0644184Y2 (ja)

Also Published As

Publication number Publication date
JPH01147528U (ja) 1989-10-12

Similar Documents

Publication Publication Date Title
US4978930A (en) Low voltage VCO temperature compensation
JPH0119294B2 (ja)
US4588968A (en) Low noise constant amplitude oscillator circuit
US4152675A (en) Crystal oscillator with adjustable duty cycle
JPH0644184Y2 (ja) Aft電圧重畳回路
US4194158A (en) Integrated front end circuit for VHF receiver
US4081766A (en) Crystal tuned voltage controlled oscillator
US4808856A (en) Low voltage phase comparator
JPS60248006A (ja) 発振器
US4791325A (en) Class B clamp circuit
US4255721A (en) Temperature compensated integratable RC oscillator
JPH0519321B2 (ja)
US4201946A (en) AM-FM Detector circuit stabilized against fabrication and temperature variations
JP3400354B2 (ja) 電流源回路
JPS6338788B2 (ja)
US20260044169A1 (en) Start-up circuit of a voltage reference bandgap circuit
JPH0336152Y2 (ja)
JPH0127295Y2 (ja)
JPS6025146Y2 (ja) トランジスタ発振回路
JPH069583Y2 (ja) 定電圧電源回路
JPS6213841B2 (ja)
JPH0336090Y2 (ja)
JPH0210673Y2 (ja)
JPH08204550A (ja) Pll装置、増幅器及び集積回路
US5686862A (en) FM demodulator integrated on semiconductor chip without discrete circuit components