JPH064418A - メモリバックアップ装置の異常処理方式 - Google Patents
メモリバックアップ装置の異常処理方式Info
- Publication number
- JPH064418A JPH064418A JP4159611A JP15961192A JPH064418A JP H064418 A JPH064418 A JP H064418A JP 4159611 A JP4159611 A JP 4159611A JP 15961192 A JP15961192 A JP 15961192A JP H064418 A JPH064418 A JP H064418A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- failure
- memory device
- uninterruptible power
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 共有メモリ装置の電源をバックアップする無
停電電源装置の障害が検出された場合に、ＯＳによる適
切なデータ消失防止のための処置を可能とする。 【構成】 無停電電源装置３から共有メモリ装置２に障
害を報告するアラームインターフェース８を設け、共有
メモリ装置２からプロセッサ１には割込みを要求する割
込み要求インターフェース５を設ける。共有メモリ装置
２は、アラームインターフェース８を介して無停電電源
装置３の障害報告を受けると、接続されているプロセッ
サ上のＯＳに割込み要求線５によって割込みを要求す
る。これにより、ＯＳは、無停電電源装置３の障害を認
識することができ、共有メモリ装置２の内容をＤＡＳＤ
に退避する等の適切なデータ消失防止のための処置を行
うことが可能となる。
停電電源装置の障害が検出された場合に、ＯＳによる適
切なデータ消失防止のための処置を可能とする。 【構成】 無停電電源装置３から共有メモリ装置２に障
害を報告するアラームインターフェース８を設け、共有
メモリ装置２からプロセッサ１には割込みを要求する割
込み要求インターフェース５を設ける。共有メモリ装置
２は、アラームインターフェース８を介して無停電電源
装置３の障害報告を受けると、接続されているプロセッ
サ上のＯＳに割込み要求線５によって割込みを要求す
る。これにより、ＯＳは、無停電電源装置３の障害を認
識することができ、共有メモリ装置２の内容をＤＡＳＤ
に退避する等の適切なデータ消失防止のための処置を行
うことが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリバックアップ装
置の異常処理方式に係り、特に、共有メモリ装置を有す
るマルチプロセッサシステム、あるいは、メモリ装置が
１台のプロセッサに接続されているシステムにおいて、
メモリ装置の電源を無停電電源装置によりバックアップ
する場合に使用して好適なメモリバックアップ装置の異
常処理方式に関する。
置の異常処理方式に係り、特に、共有メモリ装置を有す
るマルチプロセッサシステム、あるいは、メモリ装置が
１台のプロセッサに接続されているシステムにおいて、
メモリ装置の電源を無停電電源装置によりバックアップ
する場合に使用して好適なメモリバックアップ装置の異
常処理方式に関する。
【０００２】
【従来の技術】メモリバックアップ装置の異常処理に関
する従来技術として、例えば、特開平３−１３１９１８
号公報等に記載された技術が知られている。
する従来技術として、例えば、特開平３−１３１９１８
号公報等に記載された技術が知られている。
【０００３】この従来技術は、半導体メモリ等のメモリ
をバックアップしている電源、例えば、無停電電源装置
に異常が発生した場合に、ランプ、ブザー等によりその
異常を表示するというものである。
をバックアップしている電源、例えば、無停電電源装置
に異常が発生した場合に、ランプ、ブザー等によりその
異常を表示するというものである。
【０００４】
【発明が解決しようとする課題】前記従来技術は、半導
体メモリをバックアップする電源の障害が検出された場
合に、システム全体の運転を統括しているオペレーティ
ングシステム（以下、ＯＳという）にその異常を知らせ
る手段についての配慮がなされておらず、このため、停
電に備えてＯＳによるダンプ取得等の適切なデータ消失
防止のための処置を行うことができないという問題点を
有している。
体メモリをバックアップする電源の障害が検出された場
合に、システム全体の運転を統括しているオペレーティ
ングシステム（以下、ＯＳという）にその異常を知らせ
る手段についての配慮がなされておらず、このため、停
電に備えてＯＳによるダンプ取得等の適切なデータ消失
防止のための処置を行うことができないという問題点を
有している。
【０００５】本発明の目的は、前記従来技術の問題点を
解決し、メモリ装置の電源をバックアップする無停電電
源装置の障害が検出された場合に、ＯＳによる適切なデ
ータ消失防止のための処置を可能としたメモリバックア
ップ装置の異常処理方式を提供することにある。
解決し、メモリ装置の電源をバックアップする無停電電
源装置の障害が検出された場合に、ＯＳによる適切なデ
ータ消失防止のための処置を可能としたメモリバックア
ップ装置の異常処理方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば前記目的
は、メモリ装置の電源をバックアップする無停電電源装
置からメモリ装置に障害を報告するインターフェース
と、メモリ装置からプロセッサに割込みを要求するイン
ターフェースとを設け、無停電電源装置が障害になった
場合、メモリ装置が、自装置に接続されているプロセッ
サ上のＯＳに対して割り込みを行い、無停電電源装置の
障害を報告するようにすることにより達成される。
は、メモリ装置の電源をバックアップする無停電電源装
置からメモリ装置に障害を報告するインターフェース
と、メモリ装置からプロセッサに割込みを要求するイン
ターフェースとを設け、無停電電源装置が障害になった
場合、メモリ装置が、自装置に接続されているプロセッ
サ上のＯＳに対して割り込みを行い、無停電電源装置の
障害を報告するようにすることにより達成される。
【０００７】また、前記目的は、無停電電源装置の障害
が発生した場合、ＯＳが必要に応じてメモリの内容を定
期的にＤＡＳＤ（ダイレクト アクセス ストレージ
デバイス）に退避するようにし、あるいは、ＯＳが常時
定期的にメモリの内容をＤＡＳＤに退避しているシステ
ムの場合、メモリの内容を退避するインターバルを短く
するようにすることにより達成される。
が発生した場合、ＯＳが必要に応じてメモリの内容を定
期的にＤＡＳＤ（ダイレクト アクセス ストレージ
デバイス）に退避するようにし、あるいは、ＯＳが常時
定期的にメモリの内容をＤＡＳＤに退避しているシステ
ムの場合、メモリの内容を退避するインターバルを短く
するようにすることにより達成される。
【０００８】
【作用】無停電電源装置とメモリ装置との間に無停電電
源装置の障害を報告するアラームインターフェースを設
けることにより、このアラームインターフェースを介し
てメモリ装置に対する電源の供給を行う無停電電源装置
の障害状態を給メモリ装置に知らせることができる。
源装置の障害を報告するアラームインターフェースを設
けることにより、このアラームインターフェースを介し
てメモリ装置に対する電源の供給を行う無停電電源装置
の障害状態を給メモリ装置に知らせることができる。
【０００９】また、メモリ装置とこのメモリ装置を使用
しているプロセッサとの間に割込み要求インターフェー
スを設けることにより、メモリ装置は、無停電電源装置
から障害報告を受けた場合に、接続されている全てのプ
ロセッサに割込み要求を上げて異常を知らせることがで
きる。
しているプロセッサとの間に割込み要求インターフェー
スを設けることにより、メモリ装置は、無停電電源装置
から障害報告を受けた場合に、接続されている全てのプ
ロセッサに割込み要求を上げて異常を知らせることがで
きる。
【００１０】一方、各プロセッサ上のＯＳは、割込みに
よって無停電電源装置に障害が発生したことを検知する
と、必要に応じてメモリの内容を定期的にＤＡＳＤに退
避することにより、停電時のデータ消失を防止すること
ができる。
よって無停電電源装置に障害が発生したことを検知する
と、必要に応じてメモリの内容を定期的にＤＡＳＤに退
避することにより、停電時のデータ消失を防止すること
ができる。
【００１１】また、ＯＳが常時定期的にメモリの内容を
ＤＡＳＤに退避しているシステムの場合、その退避する
インターバルを短くすることにより、停電後の回復処理
を容易にすることができる。
ＤＡＳＤに退避しているシステムの場合、その退避する
インターバルを短くすることにより、停電後の回復処理
を容易にすることができる。
【００１２】
【実施例】以下、本発明によるメモリバックアップ装置
の異常処理方式の一実施例を図面により詳細に説明す
る。
の異常処理方式の一実施例を図面により詳細に説明す
る。
【００１３】図１は本発明の一実施例のシステム構成を
示すブロック図、図２は共有メモリ装置の構成を示すブ
ロック図である。図１、図２において、１はプロセッ
サ、２は共有メモリ装置、３は無停電電源装置、４はＤ
ＡＳＤ、５は割込みインタフェース、６はデータ線、７
は給電線、８はアラームインタフェース、１０は割込み
要求手段、１１はＳＴＡＴＵＳレジスタ、１２はアラー
ム検出手段である。
示すブロック図、図２は共有メモリ装置の構成を示すブ
ロック図である。図１、図２において、１はプロセッ
サ、２は共有メモリ装置、３は無停電電源装置、４はＤ
ＡＳＤ、５は割込みインタフェース、６はデータ線、７
は給電線、８はアラームインタフェース、１０は割込み
要求手段、１１はＳＴＡＴＵＳレジスタ、１２はアラー
ム検出手段である。
【００１４】図１に示す本発明の一実施例によるシステ
ムは、本発明を共有メモリ装置を有するマルチプロセッ
サシステムに適用した例であり、ＤＡＳＤ４が接続され
た複数のプロセッサ１が、１台の共有メモリ装置２に接
続されて構成されており、通常、図示しないシステム全
体に給電を行う電源装置からの電源により動作してい
る。そして、この通常使用される電源装置の障害に備え
て、共有メモリ装置２のみが、無停電電源装置３により
バックアップされている。
ムは、本発明を共有メモリ装置を有するマルチプロセッ
サシステムに適用した例であり、ＤＡＳＤ４が接続され
た複数のプロセッサ１が、１台の共有メモリ装置２に接
続されて構成されており、通常、図示しないシステム全
体に給電を行う電源装置からの電源により動作してい
る。そして、この通常使用される電源装置の障害に備え
て、共有メモリ装置２のみが、無停電電源装置３により
バックアップされている。
【００１５】従って、図示システムは、前述した通常の
電源装置が障害となった場合に、共有メモリ装置２が、
無停電電源装置３から給電線７を介して電力の供給を受
け、これにより、共有メモリ装置２内に格納されている
各種データを保護することができるものである。
電源装置が障害となった場合に、共有メモリ装置２が、
無停電電源装置３から給電線７を介して電力の供給を受
け、これにより、共有メモリ装置２内に格納されている
各種データを保護することができるものである。
【００１６】本発明は、このような計算機システムにお
いて、無停電電源装置３に障害が発生した場合の、処理
に関するものである。
いて、無停電電源装置３に障害が発生した場合の、処理
に関するものである。
【００１７】図１に示す本発明の一実施例によるシステ
ムにおいて、いま、無停電電源装置３に障害が発生した
ものとする。無停電電源装置３は、自装置に障害が発生
したことを検出すると、アラームインターフェース８を
介して、共有メモリ装置２に障害の発生を報告する。
ムにおいて、いま、無停電電源装置３に障害が発生した
ものとする。無停電電源装置３は、自装置に障害が発生
したことを検出すると、アラームインターフェース８を
介して、共有メモリ装置２に障害の発生を報告する。
【００１８】この報告を受けた共有メモリ装置２は、割
込み要求インターフェース５によりプロセッサ＃０及び
＃１に割込み要求を上げる。各プロセッサ上のＯＳは、
この割込みによって無停電電源装置３に障害が発生した
ことを認識し、予め定められた障害処理手順に従って、
共有メモリ装置２の内容を、磁気ドラム装置、磁気ディ
スク装置等により構成されるＤＡＳＤ４に退避する。
込み要求インターフェース５によりプロセッサ＃０及び
＃１に割込み要求を上げる。各プロセッサ上のＯＳは、
この割込みによって無停電電源装置３に障害が発生した
ことを認識し、予め定められた障害処理手順に従って、
共有メモリ装置２の内容を、磁気ドラム装置、磁気ディ
スク装置等により構成されるＤＡＳＤ４に退避する。
【００１９】共有メモリ装置２は、図２に示すように、
割込み要求手段１０と、ＳＴＡＴＵＳレジスタ１１と、
アラーム検出手段１２とを備えて構成されている。アラ
ーム検出手段１２は、アラームインターフェース８を介
して無停電電源装置３からの障害の報告を検知し、割込
み要求手段１０と、ＳＴＡＴＵＳレジスタ１１とに対し
てセット信号１４、１３を出力する。
割込み要求手段１０と、ＳＴＡＴＵＳレジスタ１１と、
アラーム検出手段１２とを備えて構成されている。アラ
ーム検出手段１２は、アラームインターフェース８を介
して無停電電源装置３からの障害の報告を検知し、割込
み要求手段１０と、ＳＴＡＴＵＳレジスタ１１とに対し
てセット信号１４、１３を出力する。
【００２０】このセット信号１３は、ＳＴＡＴＵＳレジ
スタ１１の無停電電源装置が障害であることを示すビッ
トをオンにし、セット信号１４は、割込み要求手段１０
を起動し、割込み要求インターフェース５を介してプロ
セッサ＃０及び＃１に割込みを要求する。
スタ１１の無停電電源装置が障害であることを示すビッ
トをオンにし、セット信号１４は、割込み要求手段１０
を起動し、割込み要求インターフェース５を介してプロ
セッサ＃０及び＃１に割込みを要求する。
【００２１】各プロセッサ上のＯＳは、この割込み要求
により、ＳＴＡＴＵＳレジスタ１１を読み出し、無停電
電源装置３の障害を認識することができ、前述したよう
なデータの退避を実行することができる。
により、ＳＴＡＴＵＳレジスタ１１を読み出し、無停電
電源装置３の障害を認識することができ、前述したよう
なデータの退避を実行することができる。
【００２２】前述した本発明の実施例によれば、各プロ
セッサ上のＯＳが、共有メモリ装置２の電源をバックア
ップする無停電電源装置３の障害を認識することができ
るため、停電に備え、適切なデータ消失防止の処置、前
述の実施例では、共有メモリ装置２の内容をＤＡＳＤ４
に退避する処置を行うことができる。
セッサ上のＯＳが、共有メモリ装置２の電源をバックア
ップする無停電電源装置３の障害を認識することができ
るため、停電に備え、適切なデータ消失防止の処置、前
述の実施例では、共有メモリ装置２の内容をＤＡＳＤ４
に退避する処置を行うことができる。
【００２３】前述した本発明の実施例は、複数のプロセ
ッサ上の各ＯＳがそれぞれ共有メモリ装置２の内容をＤ
ＡＳＤ４に退避するとして説明したが、本発明は、１台
のプロセッサ上のＯＳに対してのみ割込み要求を上げ、
そのＯＳが共有メモリ装置２の内容をＤＡＳＤ４に退避
する処置を行うようにしてもよく、また、割込み要求は
複数のプロセッサ上のＯＳに上げ、それらのＯＳのうち
唯一のＯＳで前記の処理を行うようにしてもよく、これ
らの場合にも同様な効果を得ることができる。
ッサ上の各ＯＳがそれぞれ共有メモリ装置２の内容をＤ
ＡＳＤ４に退避するとして説明したが、本発明は、１台
のプロセッサ上のＯＳに対してのみ割込み要求を上げ、
そのＯＳが共有メモリ装置２の内容をＤＡＳＤ４に退避
する処置を行うようにしてもよく、また、割込み要求は
複数のプロセッサ上のＯＳに上げ、それらのＯＳのうち
唯一のＯＳで前記の処理を行うようにしてもよく、これ
らの場合にも同様な効果を得ることができる。
【００２４】また、前述した本発明の実施例は、本発明
を通常動作時共有メモリの内容を定期的に退避しないシ
ステムに適用したものであるが、本発明は、通常動作時
共有メモリの内容を定期的に退避するシステムに適用す
ることができる。この場合、無停電電源装置の障害を検
知したプロセッサのＯＳは、データを退避するインター
バルを短くすることにより、通常電源の停電回復後の回
復処理を容易に行うことができる。
を通常動作時共有メモリの内容を定期的に退避しないシ
ステムに適用したものであるが、本発明は、通常動作時
共有メモリの内容を定期的に退避するシステムに適用す
ることができる。この場合、無停電電源装置の障害を検
知したプロセッサのＯＳは、データを退避するインター
バルを短くすることにより、通常電源の停電回復後の回
復処理を容易に行うことができる。
【００２５】前述した本発明の実施例は、本発明を共有
メモリ装置を有するマルチプロセッサシステムに適用し
たとして説明したが、本発明は、メモリ装置とプロセッ
サとが１対１に対応しているシステムに対しても適用す
ることができ、この場合にも同様な効果を得ることがで
きる。
メモリ装置を有するマルチプロセッサシステムに適用し
たとして説明したが、本発明は、メモリ装置とプロセッ
サとが１対１に対応しているシステムに対しても適用す
ることができ、この場合にも同様な効果を得ることがで
きる。
【００２６】
【発明の効果】以上説明したように本発明によれば、共
有メモリ装置の電源をバックアップする無停電電源装置
の障害を各プロセッサ上のＯＳに認識させることができ
るため、ＯＳが停電に備えて適切なデータの消失防止の
ための処置を行うことができる。
有メモリ装置の電源をバックアップする無停電電源装置
の障害を各プロセッサ上のＯＳに認識させることができ
るため、ＯＳが停電に備えて適切なデータの消失防止の
ための処置を行うことができる。
【図１】本発明の一実施例のシステム構成を示すブロッ
ク図である。
ク図である。
【図２】共有メモリ装置の構成を示すブロック図であ
る。
る。
１ プロセッサ ２ 共有メモリ装置 ３ 無停電電源装置 ４ ＤＡＳＤ ５ 割込み要求インターフェース ６ データ線 ７ 給電線 ８ アラームインターフェース １０ 割込み要求手段 １１ ＳＴＡＴＵＳレジスタ １２ アラーム検出手段
Claims (4)
- 【請求項１】 プロセッサにより使用されるメモリ装置
と、そのメモリ装置の電源をバックアップする無停電電
源装置とからなるシステムにおけるメモリバックアップ
装置の異常処理方式において、前記無停電電源装置に障
害が発生した場合、前記無停電電源装置は、前記メモリ
装置に障害報告を上げ、その障害報告を受けたメモリ装
置は接続されているプロセッサ上のオペレーティングシ
ステムに対し割込みにより障害の報告を行うことを特徴
とするメモリバックアップ装置の異常処理方式。 - 【請求項２】 前記オペレーティングシステムは、前記
障害の報告を受けた後、メモリの内容をＤＡＳＤに退避
することを特徴とする請求項１記載のメモリバックアッ
プ装置の異常処理方式。 - 【請求項３】 前記オペレーティングシステムは、前記
障害の報告を受けた後、無停電電源装置の障害が回復す
るまで定期的にメモリの内容をＤＡＳＤに退避すること
を特徴とする請求項１記載のメモリバックアップ装置の
異常処理方式。 - 【請求項４】 プロセッサにより使用されるメモリ装置
と、そのメモリ装置の電源をバックアップする無停電電
源装置とからなり、プロセッサ上のオペレーティングシ
ステムが、メモリの内容を常時定期的にＤＡＳＤに退避
しているシステムにおけるメモリバックアップ装置の異
常処理方式において、前記無停電電源装置に障害が発生
した場合、前記無停電電源装置は、前記メモリ装置に障
害報告を上げ、その障害報告を受けたメモリ装置は接続
されているプロセッサ上のオペレーティングシステムに
対し割込みにより障害の報告を行い、この報告を受けた
前記オペレーティングシステムは、無停電電源装置の障
害が回復するまでの間、メモリの内容をＤＡＳＤに退避
するインターバルを短くすることを特徴とするメモリバ
ックアップ装置の異常処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159611A JPH064418A (ja) | 1992-06-18 | 1992-06-18 | メモリバックアップ装置の異常処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159611A JPH064418A (ja) | 1992-06-18 | 1992-06-18 | メモリバックアップ装置の異常処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064418A true JPH064418A (ja) | 1994-01-14 |
Family
ID=15697498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159611A Pending JPH064418A (ja) | 1992-06-18 | 1992-06-18 | メモリバックアップ装置の異常処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064418A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5984329A (en) * | 1996-11-15 | 1999-11-16 | Daimlerchrysler Ag | Independent wheel suspension having a wheel carrier supported via a coupling rod on a semi-trailing arm |
| US6043632A (en) * | 1996-06-05 | 2000-03-28 | Denso Corporation | Generating system including generator having permanent magnet |
| US7486038B2 (en) | 2004-11-11 | 2009-02-03 | Mitsuba Corporation | Motor control method and motor control system |
| US7853814B2 (en) | 2005-11-07 | 2010-12-14 | Seiko Epson Corporation | Method and system for executing a power-cutoff-specific process within a specific processor of a multiprocessor system |
-
1992
- 1992-06-18 JP JP4159611A patent/JPH064418A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043632A (en) * | 1996-06-05 | 2000-03-28 | Denso Corporation | Generating system including generator having permanent magnet |
| US5984329A (en) * | 1996-11-15 | 1999-11-16 | Daimlerchrysler Ag | Independent wheel suspension having a wheel carrier supported via a coupling rod on a semi-trailing arm |
| US7486038B2 (en) | 2004-11-11 | 2009-02-03 | Mitsuba Corporation | Motor control method and motor control system |
| US7853814B2 (en) | 2005-11-07 | 2010-12-14 | Seiko Epson Corporation | Method and system for executing a power-cutoff-specific process within a specific processor of a multiprocessor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047275B2 (ja) | バックアップ切り換え制御方法 | |
| KR20040047209A (ko) | 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템 | |
| JPH07248858A (ja) | 停電処理機能を有する電子機器 | |
| US6868510B1 (en) | Terminal with corrective maintenance in accordance with selected mode | |
| JPH10116261A (ja) | 並列計算機システムのチェックポイントリスタート方法 | |
| JP3185446B2 (ja) | 計算機システム | |
| JP3045888B2 (ja) | データ処理装置 | |
| JP2002032239A (ja) | 多重化システム | |
| JPH082740Y2 (ja) | 言語搭載のコンピュータ装置 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPH08329025A (ja) | プロセスマイグレーション方式 | |
| JPH06124148A (ja) | サスペンド／リジューム機能を有するコンピュータ | |
| JPH1125007A (ja) | バックアップデータの保存・回復方法 | |
| JPH04175838A (ja) | オートリブート時のダンプ方式 | |
| JPH04332047A (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPS6123241A (ja) | 情報処理装置 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPS6265117A (ja) | 情報処理装置の電源異常処理方法 | |
| JPH0312722A (ja) | 分散処理システム | |
| JPH02166510A (ja) | ディスク制御装置 | |
| JPH038169A (ja) | 情報処理装置 | |
| JPH02151937A (ja) | サービスプロセッサダメージ処理方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0484225A (ja) | 情報処理システム |