JPH0644551B2 - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPH0644551B2
JPH0644551B2 JP60177961A JP17796185A JPH0644551B2 JP H0644551 B2 JPH0644551 B2 JP H0644551B2 JP 60177961 A JP60177961 A JP 60177961A JP 17796185 A JP17796185 A JP 17796185A JP H0644551 B2 JPH0644551 B2 JP H0644551B2
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
resist
formation method
pattern formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60177961A
Other languages
English (en)
Other versions
JPS6237932A (ja
Inventor
義博 戸所
尚志 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60177961A priority Critical patent/JPH0644551B2/ja
Publication of JPS6237932A publication Critical patent/JPS6237932A/ja
Publication of JPH0644551B2 publication Critical patent/JPH0644551B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超微細なレジストパターン形成方法に関するも
のである。
従来の技術 半導体素子の微細化要請につれて、微細パターンを形成
するフォトリソグラフィ技術が重要となっている。フォ
トリソグラフィ技術には、光露光,電子ビーム露光,X
線露光などがある。この中で、光露光は、光による回折
の影響があるために、普通では、0.5μm以下の微細パ
ターンを形成することができない。一方、電子ビーム露
光,X線露光は、0.5μm以下の微細パターンを形成す
ることが可能であるが、装置価格が高く、しかもスルー
プットが低いという欠点を持つ。
発明が解決しようとする問題点 以上に述べたように、0.5μm以下の微細パターンを形
成する場合、高価で、スループットの低い、電子ビーム
露光装置やX線露光装置を用いなければならなかった。
本発明は上記の問題点を解決し、光露光を用いて0.5μ
m以下の微細なパターンを形成する方法を提供するもの
である。
問題点を解決するための手段 本発明は、基板上に所定形状のレジストパターンを形成
し、同レジストパターンにFまたはClを含むプラズマ
を等方的に照射することにより、前記レジストパターン
の表面と側面を硬化させる工程、そののち、O2ガスを
用いた反応性イオンエッチングによって前記レジストを
異方的に所定の厚みにエッチングし、その後、有機溶剤
中に浸して、前記プラズマ照射で硬化されないレジスト
部分を除去し、前記レジストパターンの硬化部分を残存
させる工程をそなえたことを特徴とするレジストパター
ン形成方法。
作用 本発明によると、レジストパターンの表面層が、Fまた
はClを含むプラズマの照射によって等方性をもって硬
化変質し、その後、反応性イオンエッチングにより、同
表面層を異方性エッチして、前記レジストパターンの側
面の硬化変質部のみを残すことができ、かくして、光露
光により形成したレジストパターンを用いて、上記硬化
変質部の厚み相当の幅、つまり、実質的に0.5μm以下
の超微細なパターンを形成することができる。
実施例 以下に、図面を参照して、本発明の実施例について説明
する。始めに、半導体基板1にレジストパターン2を形
成する。レジストパターン2は、たとえば、以下のよう
な工程で形成することができる。基板上に東京応化製ホ
トレジストOFPR800を1.2μmの厚さに塗布し、
85℃20分間のプリベークを行う。次に、縮小投影露
光手段、いわゆる、ステッパーを用いて100mj/cm2
露光を行い、東京応化製の専用現像液商品名NMD−3
を用いて1分間現像することにより、レジストパターン
2を形成することができる。このレジストパターン2
に、第1図aに示すように、円筒形プラズマエッチング
装置を用いて、C2HCl3/5%O2のガスを用いて、0.4Tor
rで、プラズマ発生用電力15Wで1分間プラズマ照射
を行う。このプラズマ照射はレジストの表面と側面を硬
化変質させる目的で行っている。次に、第2図bに示す
ように、異方性の反応性イオンエッチング装置を用い
て、O2ガスによりエッチングを行い、レジストパターン
2の表面のみを0.1μm以上除去する。この過程とし
て、圧力15mTorr,RF電力175W,O2ガス流量4
0sccmの条件で1分間エッチングを行った。最後に、酢
酸イソアミルに10秒間浸漬することにより、第1図c
に示すパターン幅が0.1μmの硬化変質された部分のみ
の微細レジストパターン4を形成することができる。
なお、以上の実施例では、東京応化社製商品名OFPR
800として周知のジアゾ系ノボラック樹脂からなるポ
ジ形ホトレジストについて説明を行ったが、他のレジス
トについても同じようにしてパターンを形成できる。ま
た、C2HCl3/O2にかえて、CF4/5%O2を用いても同じ
効果がえられる。
発明の効果 以上に詳述したように、本発明を用いることにより、光
露光と簡単なプラズマプロセスを用いて、たとえば、0.
5μm以下の線幅という超微細なレジストパターンをも
容易に形成することができる。
【図面の簡単な説明】
第1図は本発明によるパターン形成方法の工程を説明す
るための断面図である。 1……基板、2……レジストパターン、3……C2HCl3
O2プラズマ、4……O2RIE、5……微細レジストパタ
ーン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】基板上に所定形状レジストパターンを形成
    し、同レジストパターンにFまたはCIを含むプラズマ
    を等方的に照射することにより、前記レジストパターン
    の表面と側面を硬化させる工程、そののち、O2ガスを
    用いた反応性イオンエッチングによって前記レジストを
    異方的に所定の厚みにエッチングし、その後、有機溶剤
    中に浸して、前記プラズマ照射で硬化されない部分を除
    去し、前記レジストパターンの硬化部分を残存させる工
    程をそなえたことを特徴とするレジストパターン形成方
    法。
JP60177961A 1985-08-13 1985-08-13 レジストパタ−ン形成方法 Expired - Lifetime JPH0644551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60177961A JPH0644551B2 (ja) 1985-08-13 1985-08-13 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60177961A JPH0644551B2 (ja) 1985-08-13 1985-08-13 レジストパタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6237932A JPS6237932A (ja) 1987-02-18
JPH0644551B2 true JPH0644551B2 (ja) 1994-06-08

Family

ID=16040104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60177961A Expired - Lifetime JPH0644551B2 (ja) 1985-08-13 1985-08-13 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH0644551B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214575A (ja) 1999-01-26 2000-08-04 Sharp Corp クロムマスクの形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897831A (ja) * 1981-12-07 1983-06-10 Toshiba Corp パタ−ン形成方法
JPS5957432A (ja) * 1982-09-28 1984-04-03 Fujitsu Ltd パタ−ン形成方法

Also Published As

Publication number Publication date
JPS6237932A (ja) 1987-02-18

Similar Documents

Publication Publication Date Title
JP4890524B2 (ja) リソグラフィパターンの形成方法
JP5047728B2 (ja) 半導体素子の微細パターン形成方法
JP3057879B2 (ja) 半導体装置の製造方法
US20100068657A1 (en) Method of patterning target layer on substrate
JP2005123312A (ja) コンタクトホールの形成方法
US7943521B2 (en) Method for patterning a semiconductor device
US4321317A (en) High resolution lithography system for microelectronic fabrication
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR20080061651A (ko) 반도체 소자의 형성방법
JPH06244156A (ja) パタ―ン形成法
JPH04249311A (ja) 光リソグラフィーの限界解像度以下の微細パターン形成方法
JPH0467333B2 (ja)
JPS6237932A (ja) レジストパタ−ン形成方法
JP3254251B2 (ja) 凹版印刷版の製造方法
JPS588131B2 (ja) 半導体装置の製造方法
JPH01189923A (ja) 半導体装置の製造方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR100192932B1 (ko) 반도체소자의 형성방법
JPH0471331B2 (ja)
JPS6066430A (ja) レジストパタ−ンの形成方法
JPH0425693B2 (ja)
JPH0821574B2 (ja) パタ−ン形成方法
JPH05341533A (ja) 三層レジスト法
JPS62277746A (ja) 半導体装置の製造方法
JPS6354726A (ja) レジスト膜のエツチング方法