JPH0644772B2 - ８相位相復調方式 - Google Patents
８相位相復調方式Info
- Publication number
- JPH0644772B2 JPH0644772B2 JP3763287A JP3763287A JPH0644772B2 JP H0644772 B2 JPH0644772 B2 JP H0644772B2 JP 3763287 A JP3763287 A JP 3763287A JP 3763287 A JP3763287 A JP 3763287A JP H0644772 B2 JPH0644772 B2 JP H0644772B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル無線通信方式において用いられ
る、トランスバーサル等化器付の８相位相復調方式に関
する。
る、トランスバーサル等化器付の８相位相復調方式に関
する。
本発明は、入力された８相位相変調信号を直交検波して
復調信号を得た後、多値識別して主データ信号と誤差信
号とを含む複数の出力データ信号を再生する、トランス
バーサル等化器付きの８相位相復調方式において、 上記主データ信号と上記誤差信号との論理演算により、
上記８相位相変調信号が有効領域内に有るかどうかおよ
びそのレベルを判別して有効領域判別信号およびレベル
信号を発生させ、このレベル信号により上記トランスバ
ーサル等化器への入力信号のレベルを自動的に一定に保
ち、システムが非同期のときに、上記有効領域判別信号
に従って、上記トランスバーサル等化器へのタップ制御
信号を発生することにより、 トランスバーサル等化器の等化能力を改善し、回線品質
の向上を図ったものである。
復調信号を得た後、多値識別して主データ信号と誤差信
号とを含む複数の出力データ信号を再生する、トランス
バーサル等化器付きの８相位相復調方式において、 上記主データ信号と上記誤差信号との論理演算により、
上記８相位相変調信号が有効領域内に有るかどうかおよ
びそのレベルを判別して有効領域判別信号およびレベル
信号を発生させ、このレベル信号により上記トランスバ
ーサル等化器への入力信号のレベルを自動的に一定に保
ち、システムが非同期のときに、上記有効領域判別信号
に従って、上記トランスバーサル等化器へのタップ制御
信号を発生することにより、 トランスバーサル等化器の等化能力を改善し、回線品質
の向上を図ったものである。
従来、ディジタル無線通信の分野では、すでに多相位相
変調方式あるいは多値直交振幅変調方式を用いた多値デ
ィジタル変調方式が実用に供されている。このような多
値ディジタル変調方式は高能率な情報伝送が可能である
が、反面伝送路の各種ひずみに対して非常に弱くなり、
伝播路のフェージング対策が必要となっている。この一
方策としてトランスバーサル等化器が有効な手段として
考えられ、８相位相復調システムにも応用されている
（例えば特開昭59−105741号公報）。
変調方式あるいは多値直交振幅変調方式を用いた多値デ
ィジタル変調方式が実用に供されている。このような多
値ディジタル変調方式は高能率な情報伝送が可能である
が、反面伝送路の各種ひずみに対して非常に弱くなり、
伝播路のフェージング対策が必要となっている。この一
方策としてトランスバーサル等化器が有効な手段として
考えられ、８相位相復調システムにも応用されている
（例えば特開昭59−105741号公報）。
上記の従来のトランスバーサル形等化器付の８相位相復
調方式においては、用いられるトランスバーサル形等化
器においては、その等化特性に以下のような問題点があ
る。
調方式においては、用いられるトランスバーサル形等化
器においては、その等化特性に以下のような問題点があ
る。
すなわち、伝送路ひずみ（その結果としての符号間干
渉）が十分に小さな状態から大きくなった場合の等化能
力の限界値（保持限界）と、逆に伝送路ひずみが非常に
大きくトランスバーサル等化器付復調システムが正常動
作不能の状態から、ひずみ量が小さくなり、再び正常動
作に復帰できるまでの非同期時の、等化能力の限界値
（引込限界）が等しいことが望ましい。しかし、従来の
技術では、一度トランスバーサル等化器のタップ係数が
ひずみにより等化能力の限界を超えて発散すると、ひず
みが十分小さくなるまで収束しないため、後者の等化能
力の限界値が非常に小さい。このことは、本来トランス
バーサル等化器が持つ等化能力が十分に発揮されていな
いことを示しており、回線品質の上からも解決を必要と
している。
渉）が十分に小さな状態から大きくなった場合の等化能
力の限界値（保持限界）と、逆に伝送路ひずみが非常に
大きくトランスバーサル等化器付復調システムが正常動
作不能の状態から、ひずみ量が小さくなり、再び正常動
作に復帰できるまでの非同期時の、等化能力の限界値
（引込限界）が等しいことが望ましい。しかし、従来の
技術では、一度トランスバーサル等化器のタップ係数が
ひずみにより等化能力の限界を超えて発散すると、ひず
みが十分小さくなるまで収束しないため、後者の等化能
力の限界値が非常に小さい。このことは、本来トランス
バーサル等化器が持つ等化能力が十分に発揮されていな
いことを示しており、回線品質の上からも解決を必要と
している。
本発明の目的は、上記の問題点を解決することにより、
トランスバーサル等化器の引込限界値を改善することに
より、回線品質を向上できるトランスバーサル等化器付
の８相位相復調方式を提供することにある。
トランスバーサル等化器の引込限界値を改善することに
より、回線品質を向上できるトランスバーサル等化器付
の８相位相復調方式を提供することにある。
本発明は、入力された８相位相変調信号を等化および直
交検波して復調信号を得た後多値識別して主データ信号
および誤差信号を含む複数のデータ出力を再生する手段
を含むトランスバーサル等化器付きの８相位相復調方式
において、上記誤差信号を論理演算して上記８相位相変
調信号が有効領域内にあるかどうかを判別する有効領域
判別信号を得る第一の領域判別手段と、この有効領域内
にあると判明された上記８相位相変調信号が有効領域内
のどの領域内にあるかを示す複数のレベル信号を得る第
二の領域判別手段と、非同期を検出する手段と、非同期
時に、上記トランスバーサル等化器のタップ制御信号を
上記有効領域判別信号に従って生成する非同期時制御信
号発生手段と、上記トランスバーサル等化器への入力信
号レベルを上記レベル信号により一定に制御する自動入
力レベル制御手段とを備えたことを特徴とする。
交検波して復調信号を得た後多値識別して主データ信号
および誤差信号を含む複数のデータ出力を再生する手段
を含むトランスバーサル等化器付きの８相位相復調方式
において、上記誤差信号を論理演算して上記８相位相変
調信号が有効領域内にあるかどうかを判別する有効領域
判別信号を得る第一の領域判別手段と、この有効領域内
にあると判明された上記８相位相変調信号が有効領域内
のどの領域内にあるかを示す複数のレベル信号を得る第
二の領域判別手段と、非同期を検出する手段と、非同期
時に、上記トランスバーサル等化器のタップ制御信号を
上記有効領域判別信号に従って生成する非同期時制御信
号発生手段と、上記トランスバーサル等化器への入力信
号レベルを上記レベル信号により一定に制御する自動入
力レベル制御手段とを備えたことを特徴とする。
第一および第二の領域判別手段により、８相位相変調信
号が正規の信号点からずれている場合に、その信号点が
トランスバーサル等化器を制御するのに有効な誤差信号
およびデータ信号を発生できる有効領域内であるかどう
か、およびそのレベル位置を判別する有効領域判別信号
およびレベル信号を発生する。この有効領域判別信号お
よびレベル信号は、直交する復調信号を全波整流した後
２値識別して得られた誤差信号およびデータ信号の論理
演算により求められる。
号が正規の信号点からずれている場合に、その信号点が
トランスバーサル等化器を制御するのに有効な誤差信号
およびデータ信号を発生できる有効領域内であるかどう
か、およびそのレベル位置を判別する有効領域判別信号
およびレベル信号を発生する。この有効領域判別信号お
よびレベル信号は、直交する復調信号を全波整流した後
２値識別して得られた誤差信号およびデータ信号の論理
演算により求められる。
そして、自動入力レベル制御手段は上記レベル信号に従
って上記トランスバーサル等化器への入力信号のレベル
を一定に保つ。さらに、非同期制御信号発生手段によ
り、システムが非同期時（引込過程）に、上記有効領域
判別信号に従って上記トランスバーサル等化器のタップ
制御信号を生成し、その制御を行う。
って上記トランスバーサル等化器への入力信号のレベル
を一定に保つ。さらに、非同期制御信号発生手段によ
り、システムが非同期時（引込過程）に、上記有効領域
判別信号に従って上記トランスバーサル等化器のタップ
制御信号を生成し、その制御を行う。
従って、トランスバーサル等化器は、非同期時における
引込限界が改善されて十分な等化を行うことができ、瞬
断率を低減し回線品質を向上させることが可能となる。
引込限界が改善されて十分な等化を行うことができ、瞬
断率を低減し回線品質を向上させることが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック構成図であ
る。第１図において、101 はＩＦ形トランスバーサル等
化器で、タップ付遅延線と可変重み付回路より構成され
るトランスバーサルフィルタ１と、タップ重み付制御信
号発生回路２と、アルゴリズム制御回路３と、可変利得
増幅器91および自動利得制御信号発生回路92からなる自
動入力レベル制御手段としての自動利得制御増幅器103
とを含む。102 は８相位相復調器で、信号分岐回路（Ｓ
ＢＲ）４、位相検波回路（ＰＤ）５〜６、加算回路（Ａ
Ｄ）７、減算回路（ＳＵ）８、全波整流回路（ＲＣ）９
〜10、２値識別器（ＤＩ）13〜20、アンド（ＡＮＤ）回
路27〜30、55〜59、オア（ＯＲ）回路33〜34、60〜61、
排他的論理和回路37〜41、反転回路51〜54、減算回路
（ＳＵ）42、低域ろ波器（ＬＰＦ）43、電圧制御発生器
（ＶＣＯ）44、信号分岐回路（ＳＢＲ）45、π／２位相
推移器（ＰＳ）46、非同期検出回路（ＮＳＤ）47および
符号変換器48を含む。なお８相位相復調器102 の中で、
点線で囲った部分は第一の領域判別手段104 を示し、一
点鎖線で囲った部分が第二の領域判別手段105 を示す。
る。第１図において、101 はＩＦ形トランスバーサル等
化器で、タップ付遅延線と可変重み付回路より構成され
るトランスバーサルフィルタ１と、タップ重み付制御信
号発生回路２と、アルゴリズム制御回路３と、可変利得
増幅器91および自動利得制御信号発生回路92からなる自
動入力レベル制御手段としての自動利得制御増幅器103
とを含む。102 は８相位相復調器で、信号分岐回路（Ｓ
ＢＲ）４、位相検波回路（ＰＤ）５〜６、加算回路（Ａ
Ｄ）７、減算回路（ＳＵ）８、全波整流回路（ＲＣ）９
〜10、２値識別器（ＤＩ）13〜20、アンド（ＡＮＤ）回
路27〜30、55〜59、オア（ＯＲ）回路33〜34、60〜61、
排他的論理和回路37〜41、反転回路51〜54、減算回路
（ＳＵ）42、低域ろ波器（ＬＰＦ）43、電圧制御発生器
（ＶＣＯ）44、信号分岐回路（ＳＢＲ）45、π／２位相
推移器（ＰＳ）46、非同期検出回路（ＮＳＤ）47および
符号変換器48を含む。なお８相位相復調器102 の中で、
点線で囲った部分は第一の領域判別手段104 を示し、一
点鎖線で囲った部分が第二の領域判別手段105 を示す。
本発明の特徴は、第１図において、アルゴリズム制御回
路３と、非同期検出回路47と、第一および第二の領域判
別手段104 および105 と、自動利得制御増幅器103 とを
設けたことにある。
路３と、非同期検出回路47と、第一および第二の領域判
別手段104 および105 と、自動利得制御増幅器103 とを
設けたことにある。
次に、本実施例の動作について説明する。
第１図において、入力端子50から入力される８相位相変
調された中間周波数（ＩＦ）信号は、自動利得制御増幅
器103 において、一定の出力に増幅または減衰された
後、タップ重み付制御信号発生回路２から入力されるタ
ップ重み付制御信号により、タップ係数を自動的に制御
されるトランスバーサルフィルタ１に入力され、伝送路
における伝送特性の変動および伝送ひずみに起因する信
号の標本抽出点における符号間干渉を等化された後、信
号分岐回路４を介して２分岐され、それぞれ第一および
第二の位相検波器５および６に入力される。信号分岐回
路４により２分岐された中間周波入力信号は、信号分岐
回路45およびπ／２位相推移器46を介して、第一および
第二の位相検波器５および６に入力される電圧制御発振
器44の出力信号と混合されて、それぞれ直交同期検波さ
れ、加算回路７および減算回路８と、第一ないし第四の
２値識別記13〜16とを介して出力データ信号Ｄ１、
Ｄ２、Ｄ４およびＤ３を生成し、符号変換器48を介して
出力端子21、22および23より出力される。
調された中間周波数（ＩＦ）信号は、自動利得制御増幅
器103 において、一定の出力に増幅または減衰された
後、タップ重み付制御信号発生回路２から入力されるタ
ップ重み付制御信号により、タップ係数を自動的に制御
されるトランスバーサルフィルタ１に入力され、伝送路
における伝送特性の変動および伝送ひずみに起因する信
号の標本抽出点における符号間干渉を等化された後、信
号分岐回路４を介して２分岐され、それぞれ第一および
第二の位相検波器５および６に入力される。信号分岐回
路４により２分岐された中間周波入力信号は、信号分岐
回路45およびπ／２位相推移器46を介して、第一および
第二の位相検波器５および６に入力される電圧制御発振
器44の出力信号と混合されて、それぞれ直交同期検波さ
れ、加算回路７および減算回路８と、第一ないし第四の
２値識別記13〜16とを介して出力データ信号Ｄ１、
Ｄ２、Ｄ４およびＤ３を生成し、符号変換器48を介して
出力端子21、22および23より出力される。
第一の位相検波器５の検波出力は、上記のように、第一
の２値識別器13、加算回路７、減算回路８に入力される
とともに、第一の全波整流器９に入力され、その出力は
第５および第６の２値識別器17および18に交流結合を用
いて入力されて、それぞれ誤差信号ＥPUおよびＥPLを発
生する。同様に、第二の位相検波器６の検波出力は、上
記のように、第四の２値識別器16、加算回路７、および
減算回路８に入力されるとともに、第二の全波整流回路
10に交流結合を用いて入力され、その出力はさらに第七
および第八の２値識別器19および20に入力されて、それ
ぞれ誤差信号ＥQUおよびＥQLを発生する。一方、第二お
よび第三の２値識別器14および15の出力信号Ｄ２および
Ｄ４を排他的論理和回路37に入力し、この出力をアンド
回路27および30に入力するとともに、この反転出力をア
ンド回路28および29に入力する。
の２値識別器13、加算回路７、減算回路８に入力される
とともに、第一の全波整流器９に入力され、その出力は
第５および第６の２値識別器17および18に交流結合を用
いて入力されて、それぞれ誤差信号ＥPUおよびＥPLを発
生する。同様に、第二の位相検波器６の検波出力は、上
記のように、第四の２値識別器16、加算回路７、および
減算回路８に入力されるとともに、第二の全波整流回路
10に交流結合を用いて入力され、その出力はさらに第七
および第八の２値識別器19および20に入力されて、それ
ぞれ誤差信号ＥQUおよびＥQLを発生する。一方、第二お
よび第三の２値識別器14および15の出力信号Ｄ２および
Ｄ４を排他的論理和回路37に入力し、この出力をアンド
回路27および30に入力するとともに、この反転出力をア
ンド回路28および29に入力する。
アンド回路27〜30においては、それぞれ対応する誤差信
号ＥPU、ＥPL、ＥQUおよびＥQLと、上記の排他的論理和
回路37からの出力とを入力してそれぞれの論理積出力を
対応するオア回路34および33に出力する。オア回路34お
よび33においては、それぞれアンド回路27および28の論
理和出力信号ＹＰ′と、アンド回路29および30の論理和
出力信号ＹＱ′とを出力する。この信号ＹＰ′と第一の
２値識別器13の出力データ信号Ｄ１とは排他的論理和回
路38に入力され、信号ＥＰを発生してタップ重み付制御
信号発生回路２に出力されるとともに、排他的論理和回
路40に一方の入力信号として接続される。同様に上記の
信号ＹＱ′と、第四の２値識別器16の出力信号Ｄ３は排
他的論理和回路39に入力され、信号ＥＱを発生してタッ
プ重み付制御信号発生回路２に出力されるとともに排他
的論理和回路41の一方の入力信号として接続される。
号ＥPU、ＥPL、ＥQUおよびＥQLと、上記の排他的論理和
回路37からの出力とを入力してそれぞれの論理積出力を
対応するオア回路34および33に出力する。オア回路34お
よび33においては、それぞれアンド回路27および28の論
理和出力信号ＹＰ′と、アンド回路29および30の論理和
出力信号ＹＱ′とを出力する。この信号ＹＰ′と第一の
２値識別器13の出力データ信号Ｄ１とは排他的論理和回
路38に入力され、信号ＥＰを発生してタップ重み付制御
信号発生回路２に出力されるとともに、排他的論理和回
路40に一方の入力信号として接続される。同様に上記の
信号ＹＱ′と、第四の２値識別器16の出力信号Ｄ３は排
他的論理和回路39に入力され、信号ＥＱを発生してタッ
プ重み付制御信号発生回路２に出力されるとともに排他
的論理和回路41の一方の入力信号として接続される。
排他的論理和回路40においては、上記信号ＥＰと出力デ
ータ信号Ｄ３とを入力して信号ＹＰを発生し出力する。
排他的論理和回路41においては、上記信号ＥＱと出力デ
ータ信号Ｄ１とを入力して信号ＹＱを発生し出力する。
これらの信号ＹＰおよびＹＱは減算回路42に入力され相
互の差がとられて出力され、低域ろ波器43を介して自動
位相制御（ＡＰＣ）信号として電圧制御発振器44に送ら
れる。
ータ信号Ｄ３とを入力して信号ＹＰを発生し出力する。
排他的論理和回路41においては、上記信号ＥＱと出力デ
ータ信号Ｄ１とを入力して信号ＹＱを発生し出力する。
これらの信号ＹＰおよびＹＱは減算回路42に入力され相
互の差がとられて出力され、低域ろ波器43を介して自動
位相制御（ＡＰＣ）信号として電圧制御発振器44に送ら
れる。
また、タップ重み付制御信号発生回路２においては、信
号ＥＰおよびＥＱとデータ出力信号Ｄ１およびＤ３を入
力して、±Ｎ（Ｎ＝１、２、３、…）タップに対応する
制御信号を出力して、トランスバーサルフィルタ１に送
出する。
号ＥＰおよびＥＱとデータ出力信号Ｄ１およびＤ３を入
力して、±Ｎ（Ｎ＝１、２、３、…）タップに対応する
制御信号を出力して、トランスバーサルフィルタ１に送
出する。
以上の構成と動作は、第一および第二の領域判別手段10
4 および105 と自動利得制御回路とを除いては、上記特
開昭59−105741号公報に記載の８送位相復調器と同じて
ある。
4 および105 と自動利得制御回路とを除いては、上記特
開昭59−105741号公報に記載の８送位相復調器と同じて
ある。
次に、本発明の特徴である第一および第二の領域判別手
段104 および105 と、自動利得制御回路103 との構成と
動作について説明する。
段104 および105 と、自動利得制御回路103 との構成と
動作について説明する。
２値識別器17の出力ＥPUは反転回路51、アンド回路57お
よび58に入力される。２値識別器18の出力ＥPLは反転回
路52、アンド回路55および59に入力される。２値識別器
19の出力ＥQUは反転回路53、アンド回路56および59に入
力される。２値識別器20の出力ＥQLは反転回路54、アン
ド回路55および58に入力される。アンド回路56および57
の出力は、オア回路60に入力される。アンド回路58およ
び59の出力はオア回路61に入力される。
よび58に入力される。２値識別器18の出力ＥPLは反転回
路52、アンド回路55および59に入力される。２値識別器
19の出力ＥQUは反転回路53、アンド回路56および59に入
力される。２値識別器20の出力ＥQLは反転回路54、アン
ド回路55および58に入力される。アンド回路56および57
の出力は、オア回路60に入力される。アンド回路58およ
び59の出力はオア回路61に入力される。
上記アンド回路５５の出力ＹＳ、オア回路60の出力ＹＬ
およびオア回路61の出力ＹＭはそれぞれ以下の論理式で
示される。
およびオア回路61の出力ＹＭはそれぞれ以下の論理式で
示される。
（＋は論理和、・は論理積を示す） 以上のＹＳ、ＹＬ、ＹＭの三つの信号の内、小レベル検
出信号ＹＳおよび大レベル検出信号ＹＬは、自動利得制
御増幅器103 内の自動利得制御信号発生回路92に入力さ
れて、自動利得制御信号ＹＧを発生し、可変利得増幅器
91を制御し、ベースバンド復調信号ＰおよびＱのレベル
が常に一定となるように動作する。また残りの信号ＹＭ
は、有効領域判別信号として、非同期検出信号ＡＳおよ
びクロック信号ＣＬＫとともにアルゴリズム制御回路３
に入力される。
出信号ＹＳおよび大レベル検出信号ＹＬは、自動利得制
御増幅器103 内の自動利得制御信号発生回路92に入力さ
れて、自動利得制御信号ＹＧを発生し、可変利得増幅器
91を制御し、ベースバンド復調信号ＰおよびＱのレベル
が常に一定となるように動作する。また残りの信号ＹＭ
は、有効領域判別信号として、非同期検出信号ＡＳおよ
びクロック信号ＣＬＫとともにアルゴリズム制御回路３
に入力される。
また、非同期検出回路47は、APC ループのインピーダン
ス変化を検出して、復調器の搬送波同期が外れたときに
は、非同期信号ASを出力する等の方法が知られている。
ス変化を検出して、復調器の搬送波同期が外れたときに
は、非同期信号ASを出力する等の方法が知られている。
次に、上記のアルゴリズム制御信号発生回路３の動作に
ついて説明する。
ついて説明する。
第２図は、８相位相変調信号の信号点配置図である。黒
丸（●）で示したのが正規の８相位相変調信号の配置図
であるが、これは符号間干渉を受けることにより、正規
の位置よりずれてくる。例えば点Ａが点Ｘまでずれた場
合を考える。この点Ｘは点Ａおよび点Ｂから等距離ｄの
位置にあるため、この受信信号は正しくは点Ａであるべ
きものか、点Ｂであるべきものか同様に確からしいた
め、この受信信号から得られる誤差信号およびデータ信
号を用いてトランスバーサル等化器を正しく制御するこ
とは困難である。従ってこのような信号が受信されたと
きは、これを制御信号発生に用いずに無効として捨てる
べきである。一方点Ａが円外の点Ｙまでずれた場合を考
える。この点Ｙに最も近い点は点Ａである。従って点Ｙ
を点Ａであるべき点と判定して十分に確からしい。この
ように、本方式は同図の斜線部内の点は、トラスバーサ
ル等化器を制御するのに有効な誤差信号およびデータ信
号を発生できるものとして制御するものである。
丸（●）で示したのが正規の８相位相変調信号の配置図
であるが、これは符号間干渉を受けることにより、正規
の位置よりずれてくる。例えば点Ａが点Ｘまでずれた場
合を考える。この点Ｘは点Ａおよび点Ｂから等距離ｄの
位置にあるため、この受信信号は正しくは点Ａであるべ
きものか、点Ｂであるべきものか同様に確からしいた
め、この受信信号から得られる誤差信号およびデータ信
号を用いてトランスバーサル等化器を正しく制御するこ
とは困難である。従ってこのような信号が受信されたと
きは、これを制御信号発生に用いずに無効として捨てる
べきである。一方点Ａが円外の点Ｙまでずれた場合を考
える。この点Ｙに最も近い点は点Ａである。従って点Ｙ
を点Ａであるべき点と判定して十分に確からしい。この
ように、本方式は同図の斜線部内の点は、トラスバーサ
ル等化器を制御するのに有効な誤差信号およびデータ信
号を発生できるものとして制御するものである。
上記斜線部内の有効信号点は次式のように検出される。
ＹＭ＝（ＥPU＋ＥQL）・（ＥPL＋ＥQU）……(3) 第３図は第１図のアルゴリズム制御回路３およびタップ
重み付制御信号発生回路２の内、タップ制御信号Ｒ-1お
よびＩ-1に関する部分についての詳細を示すブロック構
成図、第４図はその動作タイミングチャートである。８
相位相復調器102 よりの信号ＥＰおよびＥＱと出力デー
タ信号Ｄ１およびＤ３とクロック信号CLK は、相関回路
71で信号Ｒ-1′およびＩ-1′を発生する。一方８相位相
復調器102 よりの有効領域判別信号ＹＭとクロック信号
CLK は、第４図に示される時間関係でアンド回路73に入
力される。アンド回路73の出力信号ＹＣは遅延回路74に
入力され、相関回路71で発生する遅延を補償されて、Ｄ
フリップフロップ75および76にそれぞれクロック信号CL
K ′として入力される。このクロック信号CLK ′は、上
記の有効信号が受信されたときのみ、相関回路71の出力
の信号Ｒ-1′およびＩ-1′を読み込み、それぞれ信号Ｒ
-1″およびＩ-1″として出力する。上記の信号Ｒ-1′お
よびＲ-1″は選択回路77に入力され、信号Ｉ-1′および
Ｉ-1″は選択回路78に入力される。
重み付制御信号発生回路２の内、タップ制御信号Ｒ-1お
よびＩ-1に関する部分についての詳細を示すブロック構
成図、第４図はその動作タイミングチャートである。８
相位相復調器102 よりの信号ＥＰおよびＥＱと出力デー
タ信号Ｄ１およびＤ３とクロック信号CLK は、相関回路
71で信号Ｒ-1′およびＩ-1′を発生する。一方８相位相
復調器102 よりの有効領域判別信号ＹＭとクロック信号
CLK は、第４図に示される時間関係でアンド回路73に入
力される。アンド回路73の出力信号ＹＣは遅延回路74に
入力され、相関回路71で発生する遅延を補償されて、Ｄ
フリップフロップ75および76にそれぞれクロック信号CL
K ′として入力される。このクロック信号CLK ′は、上
記の有効信号が受信されたときのみ、相関回路71の出力
の信号Ｒ-1′およびＩ-1′を読み込み、それぞれ信号Ｒ
-1″およびＩ-1″として出力する。上記の信号Ｒ-1′お
よびＲ-1″は選択回路77に入力され、信号Ｉ-1′および
Ｉ-1″は選択回路78に入力される。
選択回路77および78は、８相位相復調器102 よりの非同
期信号ASにより、非同期時には信号Ｒ-1″およびＩ-1″
を、同期時には信号Ｒ-1′およびＩ-1′をそれぞれタッ
プ制御信号Ｒ-1およびＩ-1として出力する。なおタップ
制御信号Ｒ-1はトランスバーサルフィルタ１の同期側−
１タップ（Ｒ-1）の可変重み付回路の重み付量を制御
し、Ｉ-1信号は直交側−１タップ（Ｉ-1）の可変重み付
回路の重み付量を制御する。他のタップ重み付制御信号
についても同様である。
期信号ASにより、非同期時には信号Ｒ-1″およびＩ-1″
を、同期時には信号Ｒ-1′およびＩ-1′をそれぞれタッ
プ制御信号Ｒ-1およびＩ-1として出力する。なおタップ
制御信号Ｒ-1はトランスバーサルフィルタ１の同期側−
１タップ（Ｒ-1）の可変重み付回路の重み付量を制御
し、Ｉ-1信号は直交側−１タップ（Ｉ-1）の可変重み付
回路の重み付量を制御する。他のタップ重み付制御信号
についても同様である。
次に、第一および第二の位相検波器５および６の検波出
力から、それぞれ全波整流回路９および10に入力される
検波出力の波形とこの全波整流回路９および10の出力波
形とを第４図(a)および(b)に示す。
力から、それぞれ全波整流回路９および10に入力される
検波出力の波形とこの全波整流回路９および10の出力波
形とを第４図(a)および(b)に示す。
全波整流回路９および10に入力される検波出力の波形は
同図(a)に示すように、α′、β′、γ′およびδ′を
基準値とする４値のディジタル信号を形成する。一方誤
差信号ＥPU、ＥPL、ＥQUおよびＥQLは、全波整流器９お
よび10の出力を交流結合を用いて、第五ないし第八の２
値識別器17〜20に入力波した場合、第５図(b)に示すよ
うに誤差信号ＥPUおよびＥQUと誤差信号ＥPLおよびＥQL
の識別基準値をそれぞれαおよびβとして出力されるデ
ィジタル信号である。
同図(a)に示すように、α′、β′、γ′およびδ′を
基準値とする４値のディジタル信号を形成する。一方誤
差信号ＥPU、ＥPL、ＥQUおよびＥQLは、全波整流器９お
よび10の出力を交流結合を用いて、第五ないし第八の２
値識別器17〜20に入力波した場合、第５図(b)に示すよ
うに誤差信号ＥPUおよびＥQUと誤差信号ＥPLおよびＥQL
の識別基準値をそれぞれαおよびβとして出力されるデ
ィジタル信号である。
また、次表に誤差信号ＥPU、ＥQUおよび誤差信号ＥPL、
ＥQLの理論値と、第５図(a)に示した信号領域との対応
関係を示す。
ＥQLの理論値と、第５図(a)に示した信号領域との対応
関係を示す。
この表に示すように、第５図(a)に示す入力波形の各信
号領域〜について「１」または「０」を出力する。
号領域〜について「１」または「０」を出力する。
なお、各信号値が折返しレベルに対して上下対称になっ
ているのは、全波整流回路出力と２値識別器の間をコン
デンサを介して接続する交流結合になっているためであ
る。
ているのは、全波整流回路出力と２値識別器の間をコン
デンサを介して接続する交流結合になっているためであ
る。
次に自動利得制御信号ＹＧの発生方法について説明す
る。
る。
第６図は、８相位相変調信号の信号点配置図である。黒
丸（●）で示したのが、正規の８相位相変調信号の配置
図である。これは伝播路や機器の振幅特性が周波数軸上
で一様に変化する場合、原点Ｏより距離が変化する。例
えば、点Ａの場合、伝送路の利得が大きくなれば、点
Ａ′に移動し、また伝送路の利得が減少すれば、点Ａ″
に移動する。この場合、復調ベースバンド信号から正し
いデータ信号を再生することは不可能となるので、伝送
路等の振幅特性の時間的な変動に応じて、復調ベースバ
ンド信号の出力が一定となるように制御する必要があ
る。
丸（●）で示したのが、正規の８相位相変調信号の配置
図である。これは伝播路や機器の振幅特性が周波数軸上
で一様に変化する場合、原点Ｏより距離が変化する。例
えば、点Ａの場合、伝送路の利得が大きくなれば、点
Ａ′に移動し、また伝送路の利得が減少すれば、点Ａ″
に移動する。この場合、復調ベースバンド信号から正し
いデータ信号を再生することは不可能となるので、伝送
路等の振幅特性の時間的な変動に応じて、復調ベースバ
ンド信号の出力が一定となるように制御する必要があ
る。
２値識別器17〜20に交流結合をもって入力される全波整
流器９および10の出力を信号配置図に変換して示すと第
７図のようになる。第６図の第２、第３、第４象限は絶
対値をとられて第１象限に重なるため、第６図における
点Ａ、Ｄ、ＱおよびＨは点Ａに、また点Ｂ、Ｃ、Ｆおよ
びＧは点Ｂにそれぞれ縮退している。この場合、第６図
における点Ａ′〜Ｈ′および点Ａ″〜Ｈ″は第７図にお
いて次のようになる。すなわち、第６図において、入力
レベルが大きくなった場合に相当する点Ａ′〜Ｈ′の
内、点Ａ′、Ｄ′、Ｅ′およびＨ′は第７図では点Ｊ
に、また点Ｂ′、Ｃ′、Ｆ′およびＧ′は点Ｋになる。
また第６図において、入力レベルが小さくなった場合に
相当する点Ａ″〜Ｈ″の内、点Ａ″、Ｄ″、Ｅ″、およ
びＨ″は第７図では点Ｌに、また点Ｂ″、Ｃ″、Ｆ″お
よびＧ″は点Ｍになる。この理由は、第１図において全
波整流器９および10の出力と２値識別器17〜20が交流結
合されているため、第７図において、点Ａ、Ｂの重心Ｇ
の位置は変わらず、点Ａ、Ｂはこれを中心として変動す
るため、たとえばレベルが大きくなったときは点Ａは点
Ｊに、点Ｂは点Ｋに変化し、レベルが小さくなったとき
は点Ａは点Ｌに、点Ｂは点Ｋに変化するためである。
流器９および10の出力を信号配置図に変換して示すと第
７図のようになる。第６図の第２、第３、第４象限は絶
対値をとられて第１象限に重なるため、第６図における
点Ａ、Ｄ、ＱおよびＨは点Ａに、また点Ｂ、Ｃ、Ｆおよ
びＧは点Ｂにそれぞれ縮退している。この場合、第６図
における点Ａ′〜Ｈ′および点Ａ″〜Ｈ″は第７図にお
いて次のようになる。すなわち、第６図において、入力
レベルが大きくなった場合に相当する点Ａ′〜Ｈ′の
内、点Ａ′、Ｄ′、Ｅ′およびＨ′は第７図では点Ｊ
に、また点Ｂ′、Ｃ′、Ｆ′およびＧ′は点Ｋになる。
また第６図において、入力レベルが小さくなった場合に
相当する点Ａ″〜Ｈ″の内、点Ａ″、Ｄ″、Ｅ″、およ
びＨ″は第７図では点Ｌに、また点Ｂ″、Ｃ″、Ｆ″お
よびＧ″は点Ｍになる。この理由は、第１図において全
波整流器９および10の出力と２値識別器17〜20が交流結
合されているため、第７図において、点Ａ、Ｂの重心Ｇ
の位置は変わらず、点Ａ、Ｂはこれを中心として変動す
るため、たとえばレベルが大きくなったときは点Ａは点
Ｊに、点Ｂは点Ｋに変化し、レベルが小さくなったとき
は点Ａは点Ｌに、点Ｂは点Ｋに変化するためである。
従って、自動利得制御信号ＹＧを得るためには、信号点
が第８図(a)の斜視部にはいったときは大レベル検出信
号ＹＬを出し、第８図(b)の斜線部にはいった時は小レ
ベル検出信号ＹＳを出力してこれら二つの信号ＹＳおよ
びＹＬとクロック信号CLK を用いて第９図に示す自動利
得制御信号発生回路を制御すればよい。
が第８図(a)の斜視部にはいったときは大レベル検出信
号ＹＬを出し、第８図(b)の斜線部にはいった時は小レ
ベル検出信号ＹＳを出力してこれら二つの信号ＹＳおよ
びＹＬとクロック信号CLK を用いて第９図に示す自動利
得制御信号発生回路を制御すればよい。
ここで である。
第９図は自動利得制御信号発生回路92の詳細を示すブロ
ック構成図である。同図において、81は前記小レベル検
出信号ＹＳ、大レベル検出信号ＹＬ、およびクロック信
号CLK を入力とし、出力信号ＹＧ′を出力するＪ−Ｋフ
リップフロップ、および82はＪ−Ｋフリップフロップ81
の出力信号ＹＧ′を入力とし、その平均化された信号と
して自動利得制御信号ＹＧを出力とする平均化回路であ
る。平均化回路82はよく知られているように積分回路を
用いて構成できる。Ｊ−Ｋフリップフロップ81は入力Ｊ
が「１」のとき、クロック信号CLK が入力されると、出
力Ｑは「１」となり、入力Ｋが「１」のときクロック信
号CLK が入力されると出力Ｑは「０」となる。従って、
Ｊ−Ｋフリップフロップ81の出力信号ＹＧ′は、入力レ
ベルが大きくなっきとき、すなわちＹＬ＝「１」のとき
「０」となり、入力レベルが小さくなったとき、すなわ
ちＹＳ＝「１」のとき「１」となる。出力信号ＹＧ′を
適当な時定数で平均化することにより、自動利得制御信
号ＹＧが平均化回路82の出力として得られる。自動利得
制御信号ＹＧにより、可変利得増幅器91の利得を制御す
ることにより、復調ベースバンド信号ＰおよびＱのレベ
ルは一定に保たれる。
ック構成図である。同図において、81は前記小レベル検
出信号ＹＳ、大レベル検出信号ＹＬ、およびクロック信
号CLK を入力とし、出力信号ＹＧ′を出力するＪ−Ｋフ
リップフロップ、および82はＪ−Ｋフリップフロップ81
の出力信号ＹＧ′を入力とし、その平均化された信号と
して自動利得制御信号ＹＧを出力とする平均化回路であ
る。平均化回路82はよく知られているように積分回路を
用いて構成できる。Ｊ−Ｋフリップフロップ81は入力Ｊ
が「１」のとき、クロック信号CLK が入力されると、出
力Ｑは「１」となり、入力Ｋが「１」のときクロック信
号CLK が入力されると出力Ｑは「０」となる。従って、
Ｊ−Ｋフリップフロップ81の出力信号ＹＧ′は、入力レ
ベルが大きくなっきとき、すなわちＹＬ＝「１」のとき
「０」となり、入力レベルが小さくなったとき、すなわ
ちＹＳ＝「１」のとき「１」となる。出力信号ＹＧ′を
適当な時定数で平均化することにより、自動利得制御信
号ＹＧが平均化回路82の出力として得られる。自動利得
制御信号ＹＧにより、可変利得増幅器91の利得を制御す
ることにより、復調ベースバンド信号ＰおよびＱのレベ
ルは一定に保たれる。
なお、以上の説明は、トランスバーサル等化器としてＩ
Ｆ形を用いて説明したが、トランスバーサル等化器が位
相検波器の直後に挿入される、いわゆるベースバンド形
である場合にも、本発明のタップ重みづけ制御信号の発
生方式が適用可能であることは明らかである。
Ｆ形を用いて説明したが、トランスバーサル等化器が位
相検波器の直後に挿入される、いわゆるベースバンド形
である場合にも、本発明のタップ重みづけ制御信号の発
生方式が適用可能であることは明らかである。
〔発明の効果〕 以上説明したように本発明は、トランスバーサル等化器
付の８相位相復調方式が、フェージング等による伝播路
ひずみによって非同期状態になったとき、受信信号点の
内、タップ制御信号を発生するのに正確度の低いものは
無効とし、正確度の高いものを有効信号として、タップ
重み付制御信号を発生すために用いることにより、従来
のトランスバーサル等化器付の８相位相復調方式が同期
状態にまでひずみを十分に等化できなかったフェージン
グ状態においても、ひずみを等化して同期状態に復帰す
ることが可能であり、また自動入力レベル制御手段によ
り、常に復調ベースバンド信号レベルを一定に保つこと
ができるため、遮断率を低減し回線品質を著しく向上さ
せる効果がある。
付の８相位相復調方式が、フェージング等による伝播路
ひずみによって非同期状態になったとき、受信信号点の
内、タップ制御信号を発生するのに正確度の低いものは
無効とし、正確度の高いものを有効信号として、タップ
重み付制御信号を発生すために用いることにより、従来
のトランスバーサル等化器付の８相位相復調方式が同期
状態にまでひずみを十分に等化できなかったフェージン
グ状態においても、ひずみを等化して同期状態に復帰す
ることが可能であり、また自動入力レベル制御手段によ
り、常に復調ベースバンド信号レベルを一定に保つこと
ができるため、遮断率を低減し回線品質を著しく向上さ
せる効果がある。
第１図は本発明の一実施例を示すブロック構成図。 第２図は８相位相変調信号配置図。 第３図は第１図におけるアルゴリズム制御回路およびタ
ップ重み付制御信号発生回路の詳細を示すブロック構成
図。 第４図はその動作タイミングチャート。 第５図(a)および(b)は復調波形と全波整流波形を示す説
明図。 第６図は信号点のずれを説明する８相位相変調信号配置
図。 第７図は全波整流後の信号点配置図。 第８図(a)および(b)は自動利得制御信号の発生法の説明
図。 第９図は自動利得信号発生回路の詳細を示すブロック構
成図。 １……トランスバーサルフィルタ、２……タップ重み付
制御信号発生回路、３……アルゴリズム制御回路、４、
45……信号分岐回路（ＳＢＲ）、５〜６……位相検波器
（ＰＤ）、７……加算回路（ＡＤ）、８、42……減算回
路（ＳＵ）、９、10……全波整流回路（ＲＣ）、13〜20
……２値識別器（ＤＩ）、21〜23……出力端子、27〜3
0、55〜59、73……アンド回路、33、34、60、61……オ
ア回路、37〜41……排他的論理和回路、43……低域ろ波
器（ＬＰＦ）、44……電圧制御発振器（ＶＣＯ）、46…
…π／２位相推移器（ＰＳ）、47……非同期検出回路
（ＮＳＤ）、48……符号変換器、50……入力端子、51〜
54……反転回路、71……相関回路、74……遅延回路、7
5、76……Ｄフリップフロップ、77、78……選択回路、8
1……Ｊ−Ｋフップフロップ、82……平均化回路、91…
…可変利得増幅器、92……自動利得制御信号発生回路、
101 ……ＩＦ形トランスバーサル等化器、102 ……８相
位相復調器、103 ……自動利得制御増幅器、104 ……第
一の領域判別手段、105 ……第二の領域判別手段、Ａ〜
Ｈ、Ａ′〜Ｈ′、Ａ″〜Ｈ″……信号点、ＡＳ……非同
期信号、CLK 、CLK′……クロック信号、Ｄ１〜Ｄ４…
…出力データ信号、Ｉ０、Ｉ-N、Ｉ+N、Ｉ-1、Ｉ+1、Ｒ
０、Ｒ-1、Ｒ+1、Ｒ-N、Ｒ+N……タップ制御信号、
ＥＰ、ＥＱ、ＹＰ′、ＹＱ′、Ｒ０′、Ｒ０″、
Ｒ-1′、Ｒ-1″……信号、ＥPL、ＥPU、ＥQL、ＥQU、…
…誤差信号、ＹＧ……自動利得制御信号、ＹＬ……大レ
ベル検出信号、ＹＭ……有効領域判別信号、ＹＳ……小
レベル検出信号。
ップ重み付制御信号発生回路の詳細を示すブロック構成
図。 第４図はその動作タイミングチャート。 第５図(a)および(b)は復調波形と全波整流波形を示す説
明図。 第６図は信号点のずれを説明する８相位相変調信号配置
図。 第７図は全波整流後の信号点配置図。 第８図(a)および(b)は自動利得制御信号の発生法の説明
図。 第９図は自動利得信号発生回路の詳細を示すブロック構
成図。 １……トランスバーサルフィルタ、２……タップ重み付
制御信号発生回路、３……アルゴリズム制御回路、４、
45……信号分岐回路（ＳＢＲ）、５〜６……位相検波器
（ＰＤ）、７……加算回路（ＡＤ）、８、42……減算回
路（ＳＵ）、９、10……全波整流回路（ＲＣ）、13〜20
……２値識別器（ＤＩ）、21〜23……出力端子、27〜3
0、55〜59、73……アンド回路、33、34、60、61……オ
ア回路、37〜41……排他的論理和回路、43……低域ろ波
器（ＬＰＦ）、44……電圧制御発振器（ＶＣＯ）、46…
…π／２位相推移器（ＰＳ）、47……非同期検出回路
（ＮＳＤ）、48……符号変換器、50……入力端子、51〜
54……反転回路、71……相関回路、74……遅延回路、7
5、76……Ｄフリップフロップ、77、78……選択回路、8
1……Ｊ−Ｋフップフロップ、82……平均化回路、91…
…可変利得増幅器、92……自動利得制御信号発生回路、
101 ……ＩＦ形トランスバーサル等化器、102 ……８相
位相復調器、103 ……自動利得制御増幅器、104 ……第
一の領域判別手段、105 ……第二の領域判別手段、Ａ〜
Ｈ、Ａ′〜Ｈ′、Ａ″〜Ｈ″……信号点、ＡＳ……非同
期信号、CLK 、CLK′……クロック信号、Ｄ１〜Ｄ４…
…出力データ信号、Ｉ０、Ｉ-N、Ｉ+N、Ｉ-1、Ｉ+1、Ｒ
０、Ｒ-1、Ｒ+1、Ｒ-N、Ｒ+N……タップ制御信号、
ＥＰ、ＥＱ、ＹＰ′、ＹＱ′、Ｒ０′、Ｒ０″、
Ｒ-1′、Ｒ-1″……信号、ＥPL、ＥPU、ＥQL、ＥQU、…
…誤差信号、ＹＧ……自動利得制御信号、ＹＬ……大レ
ベル検出信号、ＹＭ……有効領域判別信号、ＹＳ……小
レベル検出信号。
Claims (1)
- 【請求項１】入力された８相位相変調信号を等化および
直交検波して復調信号を得た後多値識別して主データ信
号および誤差信号を含む複数のデータ出力を再生する手
段を含むトランスバーサル等化器付きの８相位相復調方
式において、 上記誤差信号を論理演算して上記８相位相変調信号が有
効領域内にあるかどうかを判別する有効領域判別信号を
得る第一の領域判別手段 (104)と、 この有効領域内にあると判明された上記８相位相変調信
号が有効領域内のどの領域内にあるかを示す複数のレベ
ル信号を得る第二の領域判別手段 (105)と、 非同期を検出する手段（47）と、 非同期時に、上記トランスバーサル等化器のタップ制御
信号を上記有効領域判別信号に従って生成する非同期時
制御信号発生手段（３）と 上記トランバーサル等化器への入力信号レベルを上記レ
ベル信号により一定に制御する自動入力レベル制御手段
(103)と を含むことを特徴とする８相位相復調方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3763287A JPH0644772B2 (ja) | 1987-02-20 | 1987-02-20 | ８相位相復調方式 |
| DE87109863T DE3787581T2 (de) | 1986-07-09 | 1987-07-08 | Demodulator für 8-stufige Phasenumtastung. |
| EP87109863A EP0252500B1 (en) | 1986-07-09 | 1987-07-08 | 8-phase phase-shift keying demodulator |
| AU75341/87A AU588201B2 (en) | 1986-07-09 | 1987-07-08 | 8-phase phase-shift keying demodulator |
| CA000541598A CA1287383C (en) | 1986-07-09 | 1987-07-08 | 8-phase phase-shift keying demodulator |
| US07/071,108 US4803438A (en) | 1986-07-09 | 1987-07-08 | 8-phase phase-shift keying demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3763287A JPH0644772B2 (ja) | 1987-02-20 | 1987-02-20 | ８相位相復調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204947A JPS63204947A (ja) | 1988-08-24 |
| JPH0644772B2 true JPH0644772B2 (ja) | 1994-06-08 |
Family
ID=12503014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3763287A Expired - Lifetime JPH0644772B2 (ja) | 1986-07-09 | 1987-02-20 | ８相位相復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644772B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2689154B2 (ja) * | 1988-12-16 | 1997-12-10 | 株式会社リコー | 回線特性制御装置 |
| JP2787607B2 (ja) * | 1990-03-13 | 1998-08-20 | 富士通株式会社 | Ｐｓｋ復調回路 |
-
1987
- 1987-02-20 JP JP3763287A patent/JPH0644772B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204947A (ja) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789988A (en) | Clock recovery circuit for QAM demodulator | |
| JP3286907B2 (ja) | タイミング位相同期検出回路及び復調器 | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| US4672631A (en) | Radio receiver with variable phase shift correction | |
| JP3403849B2 (ja) | 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路 | |
| EP0368307A2 (en) | Demodulator with composite transversal equalizer and eye detection clock synchronizer | |
| US6175591B1 (en) | Radio receiving apparatus | |
| EP0252500B1 (en) | 8-phase phase-shift keying demodulator | |
| US4631488A (en) | QAM demodulator with distortion compensation | |
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPH0428185B2 (ja) | ||
| JP3676576B2 (ja) | 自動遅延等化器及び自動遅延等化方法並びに自動遅延・振幅等化器及び自動遅延・振幅等化方法 | |
| JPH0640628B2 (ja) | ８相位相復調方式 | |
| JPS63204947A (ja) | ８相位相復調方式 | |
| JPH09214461A (ja) | ディジタル多重無線の交差偏波伝送受信機 | |
| JPH0531329B2 (ja) | ||
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JP2000270038A (ja) | クロック同期回路およびその同期方法 | |
| JP2827197B2 (ja) | 無線データ伝送システム | |
| JP2787607B2 (ja) | Ｐｓｋ復調回路 | |
| WO2000039976A1 (fr) | Recepteur diversite sans erreur de decodage et circuit de regeneration d'horloge de recepteur diversite | |
| JPH06152669A (ja) | クロック再生回路 | |
| JPH0657020B2 (ja) | 周波数ずれ補正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |