JPH0645341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0645341A JPH0645341A JP4199345A JP19934592A JPH0645341A JP H0645341 A JPH0645341 A JP H0645341A JP 4199345 A JP4199345 A JP 4199345A JP 19934592 A JP19934592 A JP 19934592A JP H0645341 A JPH0645341 A JP H0645341A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- polycrystalline silicon
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】素子分離領域、ベース引き出し領域、ベース及
びエミッタ領域を自己整合で形成し、素子面積を低減さ
せ高集積化を図る。ベース・コレクタ接合容量を低減さ
せ、トランジスタの動作速度を上げる。 【構成】Ｐ型半導体基板１にＮ型埋込層２を形成し、全
面にＮ型エピタキシャル層３を成長し、エミッタ形成部
分上にのみ酸化膜５を残し、酸化膜５の側壁に窒化膜６
を形成し、素子分離用酸化膜７を形成し、窒化膜６を除
去し、ベース引き出し用多結晶シリコン８を形成し、絶
縁膜を形成し、酸化膜５上の、絶縁膜を除去し、露出し
た酸化膜５を除去し、側壁の多結晶シリコンを酸化し、
イオン注入によりベース領域１５を形成し、側壁に窒化
膜１９を形成し、ベース領域１５上の酸化膜の除去後、
多結晶シリコン１６を選択成長し、砒素をイオン注入
し、多結晶シリコン１６からの拡散によりエミッタ領域
１７を形成する。
びエミッタ領域を自己整合で形成し、素子面積を低減さ
せ高集積化を図る。ベース・コレクタ接合容量を低減さ
せ、トランジスタの動作速度を上げる。 【構成】Ｐ型半導体基板１にＮ型埋込層２を形成し、全
面にＮ型エピタキシャル層３を成長し、エミッタ形成部
分上にのみ酸化膜５を残し、酸化膜５の側壁に窒化膜６
を形成し、素子分離用酸化膜７を形成し、窒化膜６を除
去し、ベース引き出し用多結晶シリコン８を形成し、絶
縁膜を形成し、酸化膜５上の、絶縁膜を除去し、露出し
た酸化膜５を除去し、側壁の多結晶シリコンを酸化し、
イオン注入によりベース領域１５を形成し、側壁に窒化
膜１９を形成し、ベース領域１５上の酸化膜の除去後、
多結晶シリコン１６を選択成長し、砒素をイオン注入
し、多結晶シリコン１６からの拡散によりエミッタ領域
１７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に高速性能を有するバイポーラトランジスタ
の製造方法に関する。
係わり、特に高速性能を有するバイポーラトランジスタ
の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程を図４を用
いて説明する。
いて説明する。
【０００３】図４において、Ｐ型半導体基板１にＮ型埋
込層２を形成し、全面にＮ型エピタキシャル層３を成長
させ、素子分離領域２０を形成した後、シリコン酸化膜
２１を形成する（図４（ａ））。次に、フォトリソグラ
フィ及びエッチングによりベース部上のシリコン酸化膜
２１を除去し、多結晶シリコン２２を形成し、多結晶シ
リコン２２にボロン等のＰ型不純物を導入し、その上に
シリコン窒化膜２３を形成する（図４（ｂ））。次に、
フォトリソグラフィ及びエッチングによりエミッタ及び
ベース形成部上のシリコン窒化膜２３及び多結晶シリコ
ン２２を除去し、熱処理を行い多結晶シリコン２２から
ボロンを導入してベース引き出し領域１２を形成した
後、ボロン等のＰ型不純物をイオン注入して、ベース領
域１５を形成する（図４（ｃ））。次に、全面にシリコ
ン窒化膜２４を成長させ、異方性エッチングにより側壁
のみにシリコン窒化膜２４を残し、多結晶シリコン１６
をベース領域１５上に選択成長させ、多結晶シリコン１
６に砒素等のＮ型不純物を導入し、熱処理により不純物
を拡散させエミッタ領域１７を形成していた（図４
（ｄ））。
込層２を形成し、全面にＮ型エピタキシャル層３を成長
させ、素子分離領域２０を形成した後、シリコン酸化膜
２１を形成する（図４（ａ））。次に、フォトリソグラ
フィ及びエッチングによりベース部上のシリコン酸化膜
２１を除去し、多結晶シリコン２２を形成し、多結晶シ
リコン２２にボロン等のＰ型不純物を導入し、その上に
シリコン窒化膜２３を形成する（図４（ｂ））。次に、
フォトリソグラフィ及びエッチングによりエミッタ及び
ベース形成部上のシリコン窒化膜２３及び多結晶シリコ
ン２２を除去し、熱処理を行い多結晶シリコン２２から
ボロンを導入してベース引き出し領域１２を形成した
後、ボロン等のＰ型不純物をイオン注入して、ベース領
域１５を形成する（図４（ｃ））。次に、全面にシリコ
ン窒化膜２４を成長させ、異方性エッチングにより側壁
のみにシリコン窒化膜２４を残し、多結晶シリコン１６
をベース領域１５上に選択成長させ、多結晶シリコン１
６に砒素等のＮ型不純物を導入し、熱処理により不純物
を拡散させエミッタ領域１７を形成していた（図４
（ｄ））。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、素子分離領域、ベース引き出し領域とベースをそ
れぞれ別のフォトリソグラフィ工程で形成しているた
め、フォトリソグラフィ工程間の位置ずれを考慮し、余
裕のある素子設計をする必要があるので、素子面積及び
コレクタ−ベース間の接合容量が、大きくなり、高集積
化、高速化の妨げとなっている。
では、素子分離領域、ベース引き出し領域とベースをそ
れぞれ別のフォトリソグラフィ工程で形成しているた
め、フォトリソグラフィ工程間の位置ずれを考慮し、余
裕のある素子設計をする必要があるので、素子面積及び
コレクタ−ベース間の接合容量が、大きくなり、高集積
化、高速化の妨げとなっている。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型の半導体基板の一主面の素子領域に
反対導電型の埋込層を形成する工程と、前記半導体基板
の全面に反対導電型のエピタキシャル層を形成する工程
と、前記エピタキシャル層上に耐酸化性の第１の絶縁膜
を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜
を形成する工程と、前記第２の絶縁膜を所定形状にパタ
ーニングする工程と、全面に第３の絶縁膜を形成し、異
方性エッチングにより、前記第２の絶縁膜の側壁部に前
記第３の絶縁膜を残し、前記第２の絶縁膜と前記第３の
絶縁膜の下部に第１の絶縁膜を残す工程と、酸化により
素子分離領域を形成する工程と、前記第３の絶縁膜及
び、その下部の前記第１の絶縁膜を除去する工程と、全
面に一導電型の不純物を含有する第１の多結晶シリコン
を形成する工程と、熱処理により、前記第１の多結晶シ
リコン中の一導電型の不純物を前記エピタキシャル層に
拡散させる工程と、全面に第４の絶縁膜を形成する工程
と、前記第２の絶縁膜上の前記第４の絶縁膜と前記第１
の多結晶シリコンを順次除去する工程と、露出した前記
第２の絶縁膜を除去し凹部を形成する工程と、前記凹部
底面に露出した前記第１の絶縁膜を除去する工程と、前
記凹部内に露出した前記１の多結晶シリコンと前記エピ
タキシャル層表面に、第１のシリコン酸化膜を形成する
工程と、前記エピタキシャル層に一導電型不純物を導入
し、ベース領域を形成する工程と、全面に第５の絶縁膜
を形成し、異方性エッチングにより、前記凹部の側壁以
外の前記第５の絶縁膜を除去し、前記凹部底面の前記第
１のシリコン酸化膜を除去する工程と、前記凹部に反対
導電型の不純物を含有する第２の多結晶シリコンを形成
する工程と、熱処理により、前記第２の多結晶シリコン
中の反対導電型の不純物をエピタキシャル層に拡散させ
エミッタ領域を形成する工程を有している。
造方法は、一導電型の半導体基板の一主面の素子領域に
反対導電型の埋込層を形成する工程と、前記半導体基板
の全面に反対導電型のエピタキシャル層を形成する工程
と、前記エピタキシャル層上に耐酸化性の第１の絶縁膜
を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜
を形成する工程と、前記第２の絶縁膜を所定形状にパタ
ーニングする工程と、全面に第３の絶縁膜を形成し、異
方性エッチングにより、前記第２の絶縁膜の側壁部に前
記第３の絶縁膜を残し、前記第２の絶縁膜と前記第３の
絶縁膜の下部に第１の絶縁膜を残す工程と、酸化により
素子分離領域を形成する工程と、前記第３の絶縁膜及
び、その下部の前記第１の絶縁膜を除去する工程と、全
面に一導電型の不純物を含有する第１の多結晶シリコン
を形成する工程と、熱処理により、前記第１の多結晶シ
リコン中の一導電型の不純物を前記エピタキシャル層に
拡散させる工程と、全面に第４の絶縁膜を形成する工程
と、前記第２の絶縁膜上の前記第４の絶縁膜と前記第１
の多結晶シリコンを順次除去する工程と、露出した前記
第２の絶縁膜を除去し凹部を形成する工程と、前記凹部
底面に露出した前記第１の絶縁膜を除去する工程と、前
記凹部内に露出した前記１の多結晶シリコンと前記エピ
タキシャル層表面に、第１のシリコン酸化膜を形成する
工程と、前記エピタキシャル層に一導電型不純物を導入
し、ベース領域を形成する工程と、全面に第５の絶縁膜
を形成し、異方性エッチングにより、前記凹部の側壁以
外の前記第５の絶縁膜を除去し、前記凹部底面の前記第
１のシリコン酸化膜を除去する工程と、前記凹部に反対
導電型の不純物を含有する第２の多結晶シリコンを形成
する工程と、熱処理により、前記第２の多結晶シリコン
中の反対導電型の不純物をエピタキシャル層に拡散させ
エミッタ領域を形成する工程を有している。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１および図２は本発明の第１の一実施例
の製造方法について工程順に示す断面図である。尚、こ
こでは、コレクタ取り出し部は図示を省略している。
の製造方法について工程順に示す断面図である。尚、こ
こでは、コレクタ取り出し部は図示を省略している。
【０００８】Ｐ型半導体基板１にＮ型半導体埋込層２を
形成し、全面にＮ型エピタキシャル層３を成長し、シリ
コン窒化膜４を成長する（図１（ａ））。
形成し、全面にＮ型エピタキシャル層３を成長し、シリ
コン窒化膜４を成長する（図１（ａ））。
【０００９】次に、シリコン酸化膜５を全面に成長させ
た後、フォトリソグラフィ及び異方性エッチングによ
り、将来エミッタとなる部分上にのみシリコン酸化膜５
を残し、膜厚０．５μｍのシリコン窒化膜６を成長させ
る（図１（ｂ））。
た後、フォトリソグラフィ及び異方性エッチングによ
り、将来エミッタとなる部分上にのみシリコン酸化膜５
を残し、膜厚０．５μｍのシリコン窒化膜６を成長させ
る（図１（ｂ））。
【００１０】次に、異方性エッチングにより、シリコン
酸化膜５の側壁部に幅０．５μｍのシリコン窒化膜６が
残り、シリコン酸化膜５及びシリコン酸化膜５の側壁に
残るシリコン窒化膜の下部にシリコン窒化膜４が残るよ
うにエッチングする（図１（ｃ））。
酸化膜５の側壁部に幅０．５μｍのシリコン窒化膜６が
残り、シリコン酸化膜５及びシリコン酸化膜５の側壁に
残るシリコン窒化膜の下部にシリコン窒化膜４が残るよ
うにエッチングする（図１（ｃ））。
【００１１】次に、５気圧、９５０℃の水蒸気雰囲気中
で７０分酸化し、膜厚０．６μｍのフィールド絶縁膜と
なるシリコン酸化膜７を形成する。このとき、シリコン
酸化膜７はシリコン窒化膜４の下に０．２μｍ食い込む
（図１（ｄ））。
で７０分酸化し、膜厚０．６μｍのフィールド絶縁膜と
なるシリコン酸化膜７を形成する。このとき、シリコン
酸化膜７はシリコン窒化膜４の下に０．２μｍ食い込む
（図１（ｄ））。
【００１２】次に、シリコン酸化膜５の下部のみにシリ
コン窒化膜４が残るように、シリコン窒化膜６及びその
下のシリコン窒化膜４を除去すると、幅０．３μｍのＮ
型エピタキシャル層３が露出する。次に、膜厚０．１μ
ｍのベース引き出し用の多結晶シリコン８を成長し、ボ
ロン等のＰ型不純物をイオン注入し、シリコン窒化膜９
を成長し、平坦化用のスピン・オン・グラス（ＳＯＧ）
膜を塗布し、熱処理を行いＳＯＧ膜１０を焼き固めると
同時に多結晶シリコン８よりボロンを拡散させベース引
き出し領域１２を形成し、シリコン窒化膜１１を成長す
る（図２（ａ））。
コン窒化膜４が残るように、シリコン窒化膜６及びその
下のシリコン窒化膜４を除去すると、幅０．３μｍのＮ
型エピタキシャル層３が露出する。次に、膜厚０．１μ
ｍのベース引き出し用の多結晶シリコン８を成長し、ボ
ロン等のＰ型不純物をイオン注入し、シリコン窒化膜９
を成長し、平坦化用のスピン・オン・グラス（ＳＯＧ）
膜を塗布し、熱処理を行いＳＯＧ膜１０を焼き固めると
同時に多結晶シリコン８よりボロンを拡散させベース引
き出し領域１２を形成し、シリコン窒化膜１１を成長す
る（図２（ａ））。
【００１３】次に、フォトリソグラフィ及び異方性エッ
チングにより、シリコン酸化膜５上のシリコン窒化膜１
１、ＳＯＧ膜１０、シリコン窒化膜９及び多結晶シリコ
ン８を順次除去し、シリコン酸化膜５を露出させ、シリ
コン窒化膜１３を全面に成長し、異方性エッチングによ
り、側壁にのみシリコン窒化膜１３を残す（図２
（ｂ））。
チングにより、シリコン酸化膜５上のシリコン窒化膜１
１、ＳＯＧ膜１０、シリコン窒化膜９及び多結晶シリコ
ン８を順次除去し、シリコン酸化膜５を露出させ、シリ
コン窒化膜１３を全面に成長し、異方性エッチングによ
り、側壁にのみシリコン窒化膜１３を残す（図２
（ｂ））。
【００１４】次に、シリコン酸化膜５及びシリコン窒化
膜４を順次除去し、露出した側壁部の多結晶シリコン８
が全てシリコン酸化膜になるように、露出した多結晶シ
リコン８及びＮ型エピタキシャル層３を５気圧、９５０
℃の水蒸気雰囲気中で１５分酸化し、シリコン酸化膜１
４を形成し、ボロン等のＰ型不純物をイオン注入しベー
ス領域１５を形成する（図２（ｃ））。
膜４を順次除去し、露出した側壁部の多結晶シリコン８
が全てシリコン酸化膜になるように、露出した多結晶シ
リコン８及びＮ型エピタキシャル層３を５気圧、９５０
℃の水蒸気雰囲気中で１５分酸化し、シリコン酸化膜１
４を形成し、ボロン等のＰ型不純物をイオン注入しベー
ス領域１５を形成する（図２（ｃ））。
【００１５】次に、全面にシリコン窒化膜１９を成長
し、異方性エッチングにより側壁にのみシリコン窒化膜
１９を残し、露出するシリコン酸化膜１４を除去し、ベ
ース領域１５を露出させ、多結晶シリコン１６を露出し
たベース領域１５上に選択成長させ、多結晶シリコン１
６に砒素等のＮ型不純物をイオン注入し、熱処理により
多結晶シリコン１６から砒素を拡散させ、エミッタ領域
１７を形成する（図２（ｄ））。
し、異方性エッチングにより側壁にのみシリコン窒化膜
１９を残し、露出するシリコン酸化膜１４を除去し、ベ
ース領域１５を露出させ、多結晶シリコン１６を露出し
たベース領域１５上に選択成長させ、多結晶シリコン１
６に砒素等のＮ型不純物をイオン注入し、熱処理により
多結晶シリコン１６から砒素を拡散させ、エミッタ領域
１７を形成する（図２（ｄ））。
【００１６】図３は、本発明の第２の実施例の半導体装
置の製造工程断面図である。
置の製造工程断面図である。
【００１７】図１の（ａ）〜（ｄ），図２（ａ）〜
（ｂ）までの第１の実施例の工程の後に、この第２の実
施例ではシリコン酸化膜５及びシリコン窒化膜４を順次
除去し、露出した側壁部の多結晶シリコン８が全てシリ
コン酸化膜になるように、露出した多結晶シリコン８及
びＮ型エピタキシャル層３を酸化し、シリコン酸化膜１
４を形成し、シリコン酸化膜１４を除去し、ボロン濃度
４ｍｏｌ％のＢＳＧ膜１８を成長する（図３（ａ））。
（ｂ）までの第１の実施例の工程の後に、この第２の実
施例ではシリコン酸化膜５及びシリコン窒化膜４を順次
除去し、露出した側壁部の多結晶シリコン８が全てシリ
コン酸化膜になるように、露出した多結晶シリコン８及
びＮ型エピタキシャル層３を酸化し、シリコン酸化膜１
４を形成し、シリコン酸化膜１４を除去し、ボロン濃度
４ｍｏｌ％のＢＳＧ膜１８を成長する（図３（ａ））。
【００１８】次に、１０００℃の窒素雰囲気中で２０秒
の熱処理を行いＢＳＧ膜より、ボロンをＮ型エピタキシ
ャル領域３に拡散させベース領域１５を形成し、全面に
シリコン窒化膜１９を成長し、異方性エッチングにより
側壁にのみシリコン窒化膜１９を残し、露出するＢＳＧ
膜１８を除去し、ベース領域１５を露出させ、多結晶シ
リコン１６を露出したベース領域１５上に選択成長さ
せ、多結晶シリコン１６に砒素を１×１０16個／ｃｍ2
イオン注入し、１０００℃の窒素雰囲気中で２０秒の熱
処理を行い多結晶シリコン１６から砒素を拡散させ、エ
ミッタ領域１７を形成する（図３（ｂ））。
の熱処理を行いＢＳＧ膜より、ボロンをＮ型エピタキシ
ャル領域３に拡散させベース領域１５を形成し、全面に
シリコン窒化膜１９を成長し、異方性エッチングにより
側壁にのみシリコン窒化膜１９を残し、露出するＢＳＧ
膜１８を除去し、ベース領域１５を露出させ、多結晶シ
リコン１６を露出したベース領域１５上に選択成長さ
せ、多結晶シリコン１６に砒素を１×１０16個／ｃｍ2
イオン注入し、１０００℃の窒素雰囲気中で２０秒の熱
処理を行い多結晶シリコン１６から砒素を拡散させ、エ
ミッタ領域１７を形成する（図３（ｂ））。
【００１９】本実施例では、浅いベース領域が得られ、
より高速に動作するトランジスタを形成できるため、本
発明による接合容量低減の効果がより顕著に現れる。
より高速に動作するトランジスタを形成できるため、本
発明による接合容量低減の効果がより顕著に現れる。
【００２０】
【発明の効果】以上、説明したように本発明は、素子分
離領域、ベース引き出し領域、ベース及びエミッタ領域
を１回のフォトリソグラフィ工程により自己整合で形成
することができるため、素子設計の位置合わせマージン
をゼロにすることができる。このため、素子面積を縮小
することができ高集積化が図れる。また、コレクタ−ベ
ース間の接合容量を低減できるため動作速度が速くな
る。
離領域、ベース引き出し領域、ベース及びエミッタ領域
を１回のフォトリソグラフィ工程により自己整合で形成
することができるため、素子設計の位置合わせマージン
をゼロにすることができる。このため、素子面積を縮小
することができ高集積化が図れる。また、コレクタ−ベ
ース間の接合容量を低減できるため動作速度が速くな
る。
【図１】本発明の第１の実施例の製造工程の前半につい
て説明する工程断面図。
て説明する工程断面図。
【図２】本発明の第１の実施例の製造工程の後半につい
て説明する工程断面図。
て説明する工程断面図。
【図３】本発明の第２の実施例の製造工程について説明
する工程断面図。
する工程断面図。
【図４】従来技術による半導体装置の工程断面図。
１ Ｐ型半導体基板 ２ Ｎ型半導体埋込層 ３ Ｎ型エピタキシャル層 ４ シリコン窒化膜 ５ シリコン酸化膜 ６ シリコン窒化膜 ７ シリコン酸化膜 ８ 多結晶シリコン ９ シリコン窒化膜 １０ ＳＯＧ膜 １１ シリコン窒化膜 １２ ベース引き出し領域 １３ シリコン窒化膜 １４ シリコン酸化膜 １５ ベース領域 １６ 多結晶シリコン １７ エミッタ領域 １８ ＢＳＧ膜 １９ シリコン窒化膜 ２０ シリコン酸化膜 ２１ シリコン酸化膜 ２２ 多結晶シリコン ２３ シリコン窒化膜 ２４ シリコン窒化膜
Claims (3)
- 【請求項１】 一導電型の半導体基板の一主面の素子領
域に反対導電型の埋込層を形成する工程と、前記半導体
基板の全面に反対導電型のエピタキシャル層を形成する
工程と、前記エピタキシャル層上に耐酸化性の第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶
縁膜を形成する工程と、前記第２の絶縁膜を所定形状に
パターニングする工程と、全面に第３の絶縁膜を形成
し、異方性エッチングにより、前記第２の絶縁膜の側壁
部に前記第３の絶縁膜を残し、前記第２の絶縁膜と前記
第３の絶縁膜の下部に第１の絶縁膜を残す工程と、酸化
により素子分離領域を形成する工程と、前記第３の絶縁
膜及び、その下部の前記第１の絶縁膜を除去する工程
と、全面に一導電型の不純物を含有する第１の多結晶シ
リコンを形成する工程と、熱処理により、前記第１の多
結晶シリコン中の一導電型の不純物を前記エピタキシャ
ル層に拡散させる工程と、全面に第４の絶縁膜を形成す
る工程と、前記第２の絶縁膜上の前記第４の絶縁膜と前
記第１の多結晶シリコンを順次除去する工程と、露出し
た前記第２の絶縁膜を除去し凹部を形成する工程と、前
記凹部底面に露出した前記第１の絶縁膜を除去する工程
と、前記凹部内に露出した前記１の多結晶シリコンと前
記エピタキシャル層表面に、第１のシリコン酸化膜を形
成する工程と、前記エピタキシャル層に一導電型不純物
を導入し、ベース領域を形成する工程と、全面に第５の
絶縁膜を形成し、異方性エッチングにより、前記凹部の
側壁以外の前記第５の絶縁膜を除去し、前記凹部底面の
前記第１のシリコン酸化膜を除去する工程と、前記凹部
に反対導電型の不純物を含有する第２の多結晶シリコン
を形成する工程と、熱処理により、前記第２の多結晶シ
リコン中の反対導電型の不純物をエピタキシャル層に拡
散させエミッタ領域を形成する工程を有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記ベース領域を、前記第１のシリコン
酸化膜を通して、一導電型の不純物をイオン注入して形
成することを特徴とする請求項１に記載の半導体の製造
方法。 - 【請求項３】 前記ベース領域を、前記第１のシリコン
酸化膜を除去し、一導電型の不純物を含有する絶縁膜を
形成した後、熱処理により前記絶縁膜より一導電型の不
純物をエピタキシャル層に拡散させることにより形成す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199345A JPH0645341A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199345A JPH0645341A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645341A true JPH0645341A (ja) | 1994-02-18 |
Family
ID=16406229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4199345A Withdrawn JPH0645341A (ja) | 1992-07-27 | 1992-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645341A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000018630A1 (en) | 1997-05-20 | 2000-04-06 | Hitachi, Ltd. | Car body |
| US6550397B2 (en) | 2001-03-27 | 2003-04-22 | Hitachi, Ltd. | Car body |
| KR100462178B1 (ko) * | 1997-05-20 | 2005-06-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 차체 |
-
1992
- 1992-07-27 JP JP4199345A patent/JPH0645341A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000018630A1 (en) | 1997-05-20 | 2000-04-06 | Hitachi, Ltd. | Car body |
| KR100462178B1 (ko) * | 1997-05-20 | 2005-06-17 | 가부시끼가이샤 히다치 세이사꾸쇼 | 차체 |
| US6550397B2 (en) | 2001-03-27 | 2003-04-22 | Hitachi, Ltd. | Car body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US5340753A (en) | Method for fabricating self-aligned epitaxial base transistor | |
| JPH04268732A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH05206151A (ja) | 半導体装置 | |
| EP0230689A2 (en) | Bipolar semiconductor device with wall spacer and method of making | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| JPH0645341A (ja) | 半導体装置の製造方法 | |
| JP3149470B2 (ja) | 半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2500597B2 (ja) | 半導体装置の製造方法 | |
| JP2546173B2 (ja) | 半導体装置の製造方法 | |
| JP3168971B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05218319A (ja) | 半導体装置の製造方法 | |
| JP2785854B2 (ja) | 半導体装置の製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH06168951A (ja) | 半導体装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JP2001015524A (ja) | 半導体装置の製造方法 | |
| JPH05326544A (ja) | 半導体装置の製造方法 | |
| JPH06318601A (ja) | バイポーラ型半導体装置の製造方法 | |
| JPH05226347A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |