JPH0645448A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0645448A JPH0645448A JP21579592A JP21579592A JPH0645448A JP H0645448 A JPH0645448 A JP H0645448A JP 21579592 A JP21579592 A JP 21579592A JP 21579592 A JP21579592 A JP 21579592A JP H0645448 A JPH0645448 A JP H0645448A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring
- fuses
- semiconductor device
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の冗長回路に設けられるヒューズ
を、低エネルギのレーザ光で溶断を可能とし、かつヒュ
ーズと配線とを積層可能にして高集積化を可能とする。 【構成】 下地絶縁膜６上に配線パターンを含む所要の
パターンで形成された薄い金属膜３，４と、この薄い金
属膜の一部を残した領域にめっき法により形成された配
線１とを備え、この配線１が形成されない部分の薄い金
属膜をヒューズ２として構成する。ヒューズ２が薄く形
成されるため、最上層の配線に配置できヒューズ溶断エ
ネルギを低減でき、かつ他の配線層との積層を可能にし
て高集積化を実現する。
を、低エネルギのレーザ光で溶断を可能とし、かつヒュ
ーズと配線とを積層可能にして高集積化を可能とする。 【構成】 下地絶縁膜６上に配線パターンを含む所要の
パターンで形成された薄い金属膜３，４と、この薄い金
属膜の一部を残した領域にめっき法により形成された配
線１とを備え、この配線１が形成されない部分の薄い金
属膜をヒューズ２として構成する。ヒューズ２が薄く形
成されるため、最上層の配線に配置できヒューズ溶断エ
ネルギを低減でき、かつ他の配線層との積層を可能にし
て高集積化を実現する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
レーザ光により溶断するヒューズを有する半導体装置に
関する。
レーザ光により溶断するヒューズを有する半導体装置に
関する。
【０００２】
【従来の技術】半導体装置におけるメモリ部分は、同一
の回路を複数有し、かつ素子密度も非常に高く、他の回
路部分に比較して良品が得にくい。このため、従来から
冗長回路を予め配置した状態で半導体装置を製造し、そ
の後の電気的試験においてメモリ部分の状況を判断して
不良部分を切り離し、その代わりに冗長回路を接続する
ことにより、電気的に良品として使用するようにした構
成がとられている。この不良部分と冗長回路の切り離
し，接続を行うためにヒューズが用いられており、ヒュ
ーズをレーザ光により溶断することで回路の切断を行っ
ている。このレーザ光によるヒューズの溶断に際して
は、配線の熱伝導が高過ぎて非常に高エネルギのレーザ
光が必要となるため、ヒューズは配線層下にポリシリコ
ンを用いて形成し、レーザ光によりヒューズを溶断させ
ている。
の回路を複数有し、かつ素子密度も非常に高く、他の回
路部分に比較して良品が得にくい。このため、従来から
冗長回路を予め配置した状態で半導体装置を製造し、そ
の後の電気的試験においてメモリ部分の状況を判断して
不良部分を切り離し、その代わりに冗長回路を接続する
ことにより、電気的に良品として使用するようにした構
成がとられている。この不良部分と冗長回路の切り離
し，接続を行うためにヒューズが用いられており、ヒュ
ーズをレーザ光により溶断することで回路の切断を行っ
ている。このレーザ光によるヒューズの溶断に際して
は、配線の熱伝導が高過ぎて非常に高エネルギのレーザ
光が必要となるため、ヒューズは配線層下にポリシリコ
ンを用いて形成し、レーザ光によりヒューズを溶断させ
ている。
【０００３】
【発明が解決しようとする課題】このような従来のヒュ
ーズでは、ヒューズ上に被着膜が多くなると、レーザ光
がヒューズに到達されるまでに減衰されてしまうため、
ヒューズの形成後にヒューズ上の被着部を選択的に除去
するエッチングが行われている。しかしながら、近年の
半導体装置では、配線層の数が増加する傾向にあり、配
線層間の絶縁膜の数も増大し、厚さも増加している。更
に、配線の段差を低減させるために有機系の塗布材料が
多用され、製造途中でヒューズ上の絶縁膜をエッチング
除去しておいても、その後に有機材料を塗布したときに
有機材料がその凹みに溜り、結果的には表面が平坦とな
り、絶縁膜の膜厚を薄くすることができないという問題
がある。
ーズでは、ヒューズ上に被着膜が多くなると、レーザ光
がヒューズに到達されるまでに減衰されてしまうため、
ヒューズの形成後にヒューズ上の被着部を選択的に除去
するエッチングが行われている。しかしながら、近年の
半導体装置では、配線層の数が増加する傾向にあり、配
線層間の絶縁膜の数も増大し、厚さも増加している。更
に、配線の段差を低減させるために有機系の塗布材料が
多用され、製造途中でヒューズ上の絶縁膜をエッチング
除去しておいても、その後に有機材料を塗布したときに
有機材料がその凹みに溜り、結果的には表面が平坦とな
り、絶縁膜の膜厚を薄くすることができないという問題
がある。
【０００４】この対策として、全絶縁膜を成長させた後
にヒューズ上のエッチングを行うことが考えられるが、
エッチングにより形成される凹みは深くなるため、その
後の取扱いによって汚れ等が溜り易く、信頼性が悪くな
るという問題がある。また、ヒューズ上の絶縁膜をエッ
チングしてしまうことから、ヒューズ上には配線を配置
することができず、半導体装置の高集積化が難しくなる
という問題がある。本発明の目的は、低エネルギのレー
ザ光でのヒューズ溶断を可能とし、かつヒューズと配線
とを積層可能にして高集積化を可能にした半導体装置を
提供することにある。
にヒューズ上のエッチングを行うことが考えられるが、
エッチングにより形成される凹みは深くなるため、その
後の取扱いによって汚れ等が溜り易く、信頼性が悪くな
るという問題がある。また、ヒューズ上の絶縁膜をエッ
チングしてしまうことから、ヒューズ上には配線を配置
することができず、半導体装置の高集積化が難しくなる
という問題がある。本発明の目的は、低エネルギのレー
ザ光でのヒューズ溶断を可能とし、かつヒューズと配線
とを積層可能にして高集積化を可能にした半導体装置を
提供することにある。
【０００５】
【課題を解決するための手段】本発明は、下地絶縁膜上
に配線パターンを含む所要のパターンで形成された薄い
金属膜と、この薄い金属膜の一部を残した領域にめっき
法により形成された配線とを備え、前記配線が形成され
ない薄い金属膜をヒューズとして構成する。
に配線パターンを含む所要のパターンで形成された薄い
金属膜と、この薄い金属膜の一部を残した領域にめっき
法により形成された配線とを備え、前記配線が形成され
ない薄い金属膜をヒューズとして構成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を示しており、同図
（ａ）は平面レイアウト図、（ｂ）はそのＡ−Ａ線断面
図である。下地絶縁膜６上にチタンタングステン３が形
成され、この上にスパッタ法により形成されたスパッタ
金４が形成されている。更に、この上に電解めっき或い
は無電解めっきで形成された配線１が形成されている。
そして、この配線１は一部箇所で切断され、この切断部
は前記チタンタングステン３とスパッタ金４のみで構成
され、これでヒューズ２を形成している。そして、この
ヒューズ２及び配線１上にパッシベーション膜として窒
化膜５が被着されている。
る。図１は本発明の第１実施例を示しており、同図
（ａ）は平面レイアウト図、（ｂ）はそのＡ−Ａ線断面
図である。下地絶縁膜６上にチタンタングステン３が形
成され、この上にスパッタ法により形成されたスパッタ
金４が形成されている。更に、この上に電解めっき或い
は無電解めっきで形成された配線１が形成されている。
そして、この配線１は一部箇所で切断され、この切断部
は前記チタンタングステン３とスパッタ金４のみで構成
され、これでヒューズ２を形成している。そして、この
ヒューズ２及び配線１上にパッシベーション膜として窒
化膜５が被着されている。
【０００７】この製造方法を図２を用いて説明する。先
ず、図２（ａ）のように、下地絶縁膜６上にチタンタン
グステン３を1000Åスパッタし、めっきの成長核となる
金４を 500Åスパッタする。その後、図２（ｂ）のよう
に、フォトレジスト７により配線部以外を覆うようにパ
ターニングし、電解めっき又は無電解めっきを 1.2μｍ
の厚さでめっきする。次いで、図２（ｃ）のように、フ
ォトレジスト７をエッチングしてヒューズを形成する箇
所にのみフォトレジスト７を残しスパッタ金４とチタン
タングステン３をエッチングする。このとき、フォトレ
ジスト７で覆われていない配線１の表面は2000Å程度エ
ッチングされるため、ヒューズ両端の配線上は2000Å程
度の突起が形成される。その後、フォトレジスト７を除
去し、その上にパッシベーション膜として窒化膜を１μ
ｍ形成する。
ず、図２（ａ）のように、下地絶縁膜６上にチタンタン
グステン３を1000Åスパッタし、めっきの成長核となる
金４を 500Åスパッタする。その後、図２（ｂ）のよう
に、フォトレジスト７により配線部以外を覆うようにパ
ターニングし、電解めっき又は無電解めっきを 1.2μｍ
の厚さでめっきする。次いで、図２（ｃ）のように、フ
ォトレジスト７をエッチングしてヒューズを形成する箇
所にのみフォトレジスト７を残しスパッタ金４とチタン
タングステン３をエッチングする。このとき、フォトレ
ジスト７で覆われていない配線１の表面は2000Å程度エ
ッチングされるため、ヒューズ両端の配線上は2000Å程
度の突起が形成される。その後、フォトレジスト７を除
去し、その上にパッシベーション膜として窒化膜を１μ
ｍ形成する。
【０００８】この構成によれば、チタンタングステン３
とスパッタ金４とからなる非常に薄い金属パターンでヒ
ューズ２を構成することができ、このように形成された
ヒューズは通常の配線より熱伝導が低く、従来と同じエ
ネルギのレーザ光で溶断することができるため、冗長回
路用のヒューズとして充分利用することができる。
とスパッタ金４とからなる非常に薄い金属パターンでヒ
ューズ２を構成することができ、このように形成された
ヒューズは通常の配線より熱伝導が低く、従来と同じエ
ネルギのレーザ光で溶断することができるため、冗長回
路用のヒューズとして充分利用することができる。
【０００９】図３は本発明の第２実施例の断面図であ
る。ここではヒューズ部のスパッタ金を無くしている。
この構成は、例えば図２（ｂ）の工程後にフォトレジス
ト７を除去し、露呈されたスパッタ金４を 500Åエッチ
ングして除去しておき、その後に第１実施例と同様にチ
タンタングステン３をエッチングして形成する。このよ
うにすると、第１実施例よりも更にヒューズ部の金属厚
さが薄くでき、熱伝導を更に低くすることができる。
る。ここではヒューズ部のスパッタ金を無くしている。
この構成は、例えば図２（ｂ）の工程後にフォトレジス
ト７を除去し、露呈されたスパッタ金４を 500Åエッチ
ングして除去しておき、その後に第１実施例と同様にチ
タンタングステン３をエッチングして形成する。このよ
うにすると、第１実施例よりも更にヒューズ部の金属厚
さが薄くでき、熱伝導を更に低くすることができる。
【００１０】ここで、図２（ａ）の工程後に、スパッタ
金４とチタンタングステン３を配線部とヒューズ部分に
のみ残るようにエッチングした後、フォトレジスト７を
除去し、再度フォトレジストでパターニングした上で配
線部の金めっきを無電解金めっきによって形成してもよ
い。このようにすると、第１，第２実施例では配線１を
形成してからヒューズ部のみにフォトレジストをパター
ニングしているために、 1.2μｍの配線段差に対し、跨
がるようにフォトレジストをパターニングしなければな
らず、パターニング精度を上げ難いが、この実施例では
平坦な表面にパターニングすればよく、パターニング精
度が向上する。
金４とチタンタングステン３を配線部とヒューズ部分に
のみ残るようにエッチングした後、フォトレジスト７を
除去し、再度フォトレジストでパターニングした上で配
線部の金めっきを無電解金めっきによって形成してもよ
い。このようにすると、第１，第２実施例では配線１を
形成してからヒューズ部のみにフォトレジストをパター
ニングしているために、 1.2μｍの配線段差に対し、跨
がるようにフォトレジストをパターニングしなければな
らず、パターニング精度を上げ難いが、この実施例では
平坦な表面にパターニングすればよく、パターニング精
度が向上する。
【００１１】
【発明の効果】以上説明したように本発明は、配線層を
含むパターン領域に設けた薄い金属膜でヒューズを形成
しているので、例えば多層配線を用いた半導体装置にお
いては、最上層の配線層にヒューズを形成することが可
能となり、絶縁膜をエッチングする必要はなくなり、ヒ
ューズ溶断を低エネルギで行うことが可能になるととも
に、ヒューズに重ねて配線を形成することができ、半導
体装置の高集積化を可能とする。
含むパターン領域に設けた薄い金属膜でヒューズを形成
しているので、例えば多層配線を用いた半導体装置にお
いては、最上層の配線層にヒューズを形成することが可
能となり、絶縁膜をエッチングする必要はなくなり、ヒ
ューズ溶断を低エネルギで行うことが可能になるととも
に、ヒューズに重ねて配線を形成することができ、半導
体装置の高集積化を可能とする。
【図１】本発明の第１実施例の平面図及びそのＡ−Ａ線
断面図である。
断面図である。
【図２】図１の製造方法を工程順に示す断面図である。
【図３】本発明の第２実施例の断面図である。
１ 配線 ２ ヒューズ ３ チタンタングステン ４ スパッタ金 ５ 窒化膜 ６ 下地絶縁膜
Claims (1)
- 【請求項１】 下地絶縁膜上に配線パターンを含む所要
のパターンで形成された薄い金属膜と、この薄い金属膜
の一部を残した領域にめっき法により形成された配線と
を備え、前記配線が形成されない薄い金属膜をヒューズ
として構成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21579592A JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21579592A JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645448A true JPH0645448A (ja) | 1994-02-18 |
| JP2830636B2 JP2830636B2 (ja) | 1998-12-02 |
Family
ID=16678374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21579592A Expired - Fee Related JP2830636B2 (ja) | 1992-07-22 | 1992-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830636B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004009A1 (ja) * | 2002-06-28 | 2004-01-08 | Kabushiki Kaisha Toyota Jidoshokki | 半導体集積回路 |
-
1992
- 1992-07-22 JP JP21579592A patent/JP2830636B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004009A1 (ja) * | 2002-06-28 | 2004-01-08 | Kabushiki Kaisha Toyota Jidoshokki | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830636B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0023294B1 (en) | Method for repairing integrated circuits | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US7301216B2 (en) | Fuse structure | |
| US6096566A (en) | Inter-conductive layer fuse for integrated circuits | |
| US6518643B2 (en) | Tri-layer dielectric fuse cap for laser deletion | |
| US4855871A (en) | Thin film semiconductor interconnect module | |
| US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
| US6284575B1 (en) | Method of making a semiconductor device having fuses for repair | |
| JPH0645448A (ja) | 半導体装置 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| KR100998947B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| KR0146264B1 (ko) | 퓨즈링크를 가지는 금속배선의 제조방법 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| KR100305074B1 (ko) | 반도체 소자의 리페어용 퓨즈박스 형성방법 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| KR0151025B1 (ko) | 반도체장치의 리던던시 퓨즈 형성방법 | |
| KR20020031799A (ko) | 반도체장치의 퓨즈 및 배선 형성방법 | |
| KR100505614B1 (ko) | 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPH04314353A (ja) | 半導体集積回路装置 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JPH02285659A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |