JPH0646256A - 固体撮像素子の信号処理回路 - Google Patents
固体撮像素子の信号処理回路Info
- Publication number
- JPH0646256A JPH0646256A JP4199639A JP19963992A JPH0646256A JP H0646256 A JPH0646256 A JP H0646256A JP 4199639 A JP4199639 A JP 4199639A JP 19963992 A JP19963992 A JP 19963992A JP H0646256 A JPH0646256 A JP H0646256A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- output
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 18
- 238000010168 coupling process Methods 0.000 abstract description 18
- 238000005859 coupling reaction Methods 0.000 abstract description 18
- 239000003990 capacitor Substances 0.000 abstract description 15
- 239000000872 buffer Substances 0.000 abstract description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 101000857682 Homo sapiens Runt-related transcription factor 2 Proteins 0.000 description 1
- 102100025368 Runt-related transcription factor 2 Human genes 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】オフセット・レベルを有するアナログ信号を容
量結合をせずにオフセット・レベルにクランプする。 【構成】エミッタフォロワ回路２、３で電流増幅された
ＣＣＤ１の出力信号のＤＣ成分ＶDCを１走査毎にコンデ
ンサＣ11、Ｃ12で保持し、ＣＣＤ１の出力信号からこの
ＤＣ成分の信号レベルと比較して差動信号を出力する。
量結合をせずにオフセット・レベルにクランプする。 【構成】エミッタフォロワ回路２、３で電流増幅された
ＣＣＤ１の出力信号のＤＣ成分ＶDCを１走査毎にコンデ
ンサＣ11、Ｃ12で保持し、ＣＣＤ１の出力信号からこの
ＤＣ成分の信号レベルと比較して差動信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像素子の信号処理
回路に関する。
回路に関する。
【０００２】
【従来の技術】近年、画像読み取り装置で画像を読み取
り、画像をディジタル化して用紙等に複写するディジタ
ル複写機が開発されている。この画像読み取り装置で
は、原稿等を光学系を走査して固体撮像素子で読み取
り、読み取ったアナログ信号を信号処理回路でレベル設
定等の処理を行ってからディジタル化し、画像処理回路
等に出力するようにしている。また固体撮像素子には例
えばＣＣＤ(Charge CoupledDevice：電荷結合素子) 等
が用いられている。このＣＣＤの出力信号にはオフセッ
ト・レベルであるＤＣ成分が３〜６Ｖ程度あり、このＤ
Ｃ成分の処理が大きな問題となる。即ち、信号処理回路
の電源電圧は通常±５Ｖであり、この場合、ＣＣＤ出力
信号の回路の入力範囲は電源電圧等で制限されて±４Ｖ
程度となってしまうため、ＣＣＤの出力信号にＤＣ成分
がこれだけあると信号の処理が出来なくなってしまう。
またＣＣＤの出力信号をそのまま増幅するとこのＤＣ成
分も増幅されてしまうために本来の信号成分の増幅が出
来なくなってしまう。この為、ＣＣＤの信号処理回路で
は、このＤＣ成分を除去する必要があり、従来では、コ
ンデンサによる容量結合回路でＤＣ成分の除去を行って
いる。
り、画像をディジタル化して用紙等に複写するディジタ
ル複写機が開発されている。この画像読み取り装置で
は、原稿等を光学系を走査して固体撮像素子で読み取
り、読み取ったアナログ信号を信号処理回路でレベル設
定等の処理を行ってからディジタル化し、画像処理回路
等に出力するようにしている。また固体撮像素子には例
えばＣＣＤ(Charge CoupledDevice：電荷結合素子) 等
が用いられている。このＣＣＤの出力信号にはオフセッ
ト・レベルであるＤＣ成分が３〜６Ｖ程度あり、このＤ
Ｃ成分の処理が大きな問題となる。即ち、信号処理回路
の電源電圧は通常±５Ｖであり、この場合、ＣＣＤ出力
信号の回路の入力範囲は電源電圧等で制限されて±４Ｖ
程度となってしまうため、ＣＣＤの出力信号にＤＣ成分
がこれだけあると信号の処理が出来なくなってしまう。
またＣＣＤの出力信号をそのまま増幅するとこのＤＣ成
分も増幅されてしまうために本来の信号成分の増幅が出
来なくなってしまう。この為、ＣＣＤの信号処理回路で
は、このＤＣ成分を除去する必要があり、従来では、コ
ンデンサによる容量結合回路でＤＣ成分の除去を行って
いる。
【０００３】図３は従来のＣＣＤの信号処理回路を示
す。図３において、ＣＣＤ１は、制御回路17からドライ
バ16を介して入力したＣＣＤ駆動信号に基づいて、結像
された画像を光電変換する。ＣＣＤ１の出力は奇数、偶
数チャンネル毎に夫々エミッタフォロワ回路２、３に出
力され、電流増幅される。容量結合回路４、５は夫々コ
ンデンサＣ1 、Ｃ2 からなり、容量結合回路４（５）は
エミッタフォロワ回路２（３）とサンプルホールド回路
６（７）の間に介装される。このエミッタフォロワ回路
２（３）と容量結合回路４（５）が接続した回路はＡＣ
アンプとなる。
す。図３において、ＣＣＤ１は、制御回路17からドライ
バ16を介して入力したＣＣＤ駆動信号に基づいて、結像
された画像を光電変換する。ＣＣＤ１の出力は奇数、偶
数チャンネル毎に夫々エミッタフォロワ回路２、３に出
力され、電流増幅される。容量結合回路４、５は夫々コ
ンデンサＣ1 、Ｃ2 からなり、容量結合回路４（５）は
エミッタフォロワ回路２（３）とサンプルホールド回路
６（７）の間に介装される。このエミッタフォロワ回路
２（３）と容量結合回路４（５）が接続した回路はＡＣ
アンプとなる。
【０００４】奇数（偶数）チャンネルのＣＣＤ１の出力
信号は容量結合回路４（５）を介してサンプルホールド
回路６（７）に出力され、制御回路17から出力されたサ
ンプルパルス毎に保持される。ＤＣレベルクランプ回路
８（９）はサンプルホールド回路６（７）で保持された
信号を、制御回路17から１走査毎に出力されたクランプ
パルスに基づいて基準レベルにクランプ（直流分再生）
する回路であり、図４（Ａ）、（Ｂ）においてその具体
的回路を示す。（Ａ）ではスイッチ21で点ｐをアースに
接続することにより、また（Ｂ）ではスイッチ24で点ｑ
をアースに接続することによりクランプレベルがアース
になる。尚、19、20はバッファ、22、23はオペアンプで
あり、Ｃ3 〜Ｃ5 はコンデンサ、Ｒ1 は抵抗である。
信号は容量結合回路４（５）を介してサンプルホールド
回路６（７）に出力され、制御回路17から出力されたサ
ンプルパルス毎に保持される。ＤＣレベルクランプ回路
８（９）はサンプルホールド回路６（７）で保持された
信号を、制御回路17から１走査毎に出力されたクランプ
パルスに基づいて基準レベルにクランプ（直流分再生）
する回路であり、図４（Ａ）、（Ｂ）においてその具体
的回路を示す。（Ａ）ではスイッチ21で点ｐをアースに
接続することにより、また（Ｂ）ではスイッチ24で点ｑ
をアースに接続することによりクランプレベルがアース
になる。尚、19、20はバッファ、22、23はオペアンプで
あり、Ｃ3 〜Ｃ5 はコンデンサ、Ｒ1 は抵抗である。
【０００５】ＤＣレベルクランプ回路８、９の出力信号
は奇数・偶数チャンネル合成回路10に入力され、基準レ
ベルにクランプされた奇数、偶数チャンネルの信号がこ
こで合成される。奇数・偶数合成回路10の出力信号は電
圧制御アンプ11で所定のゲインで増幅され、黒レベルク
ランプ回路13において制御回路17から出力されたクラン
プパルス毎に所定の黒レベルに設定される。黒レベルク
ランプ回路13の出力信号は、Ａ／Ｄ変換回路15に入力さ
れ、制御回路17からＡ／Ｄ変換回路15に出力されたＡ／
Ｄクロック毎にディジタル化され、画像処理回路等に出
力される。
は奇数・偶数チャンネル合成回路10に入力され、基準レ
ベルにクランプされた奇数、偶数チャンネルの信号がこ
こで合成される。奇数・偶数合成回路10の出力信号は電
圧制御アンプ11で所定のゲインで増幅され、黒レベルク
ランプ回路13において制御回路17から出力されたクラン
プパルス毎に所定の黒レベルに設定される。黒レベルク
ランプ回路13の出力信号は、Ａ／Ｄ変換回路15に入力さ
れ、制御回路17からＡ／Ｄ変換回路15に出力されたＡ／
Ｄクロック毎にディジタル化され、画像処理回路等に出
力される。
【０００６】Ａ／Ｄ変換回路15の出力信号は制御回路17
にも出力され、制御回路17で電圧制御アンプ11用のゲイ
ン制御データ、黒レベルクランプ回路13用の黒レベル制
御データが生成されて夫々Ｄ／Ａ変換回路12、14でアナ
ログ化されて夫々電圧制御アンプ11、黒レベルクランプ
回路13に入力される。前記電圧制御アンプ11の所定のゲ
イン、黒レベルクランプ回路13の所定の黒レベルはゲイ
ン制御データ、黒レベル制御データに応じて設定され
る。
にも出力され、制御回路17で電圧制御アンプ11用のゲイ
ン制御データ、黒レベルクランプ回路13用の黒レベル制
御データが生成されて夫々Ｄ／Ａ変換回路12、14でアナ
ログ化されて夫々電圧制御アンプ11、黒レベルクランプ
回路13に入力される。前記電圧制御アンプ11の所定のゲ
イン、黒レベルクランプ回路13の所定の黒レベルはゲイ
ン制御データ、黒レベル制御データに応じて設定され
る。
【０００７】制御回路17はＣＰＵ18によって制御され、
制御回路17から出力される各パルス、制御データはＣＰ
Ｕ18からの指令に基づいて出力される。次に動作を説明
する。図５はＣＣＤ１から出力された信号波形例を示
し、（Ａ）は正弦波、（Ｂ）はパルスの周期に比してパ
ルス出力期間が短いパルスを示す。
制御回路17から出力される各パルス、制御データはＣＰ
Ｕ18からの指令に基づいて出力される。次に動作を説明
する。図５はＣＣＤ１から出力された信号波形例を示
し、（Ａ）は正弦波、（Ｂ）はパルスの周期に比してパ
ルス出力期間が短いパルスを示す。
【０００８】ＣＣＤ１の出力信号が正弦波（Ａ）の場
合、ＣＣＤ１の出力信号を夫々コンデンサＣ1 、Ｃ2 で
容量結合させれば、例えば０Ｖである信号レベルＶREF
の正側の波形面積Ｓ1 の積分値と負側の波形面積Ｓ2 の
積分値とが等しくなるように信号レベルＶREF が決ま
り、ＣＣＤ１の出力信号のバランスが保たれるようにな
る。この場合、信号レベルＶREF はＣＣＤ１の出力信号
の全振幅の半分になる。
合、ＣＣＤ１の出力信号を夫々コンデンサＣ1 、Ｃ2 で
容量結合させれば、例えば０Ｖである信号レベルＶREF
の正側の波形面積Ｓ1 の積分値と負側の波形面積Ｓ2 の
積分値とが等しくなるように信号レベルＶREF が決ま
り、ＣＣＤ１の出力信号のバランスが保たれるようにな
る。この場合、信号レベルＶREF はＣＣＤ１の出力信号
の全振幅の半分になる。
【０００９】ＣＣＤ１の出力信号がパルス信号（Ｂ）で
ある場合、波形面積Ｓ3 、Ｓ4 の積分値が等しくなるよ
うに信号レベルＶREF が決まると、信号レベルＶREF は
ＣＣＤ１の出力信号の全振幅の半分とはならない。つま
り波形によっては信号振幅の半分の電圧でバランスはと
れないことになる。したがってＣＣＤ１の出力信号を１
度容量結合させた場合には、必ず直流分再生しなければ
基準レベルＶREF が一定とならない。ＣＣＤ１の信号処
理回路では、この基準レベルＶREF を黒レベルに設定す
るので、黒レベルが変動すれば、信号の振幅変化に応じ
て出力画像に濃度変化あるいはコントラスト変化が生じ
てしまう。そこでＤＣレベルクランプ回路８、９でクラ
ンプ動作を１走査毎に１回行うようにしている。
ある場合、波形面積Ｓ3 、Ｓ4 の積分値が等しくなるよ
うに信号レベルＶREF が決まると、信号レベルＶREF は
ＣＣＤ１の出力信号の全振幅の半分とはならない。つま
り波形によっては信号振幅の半分の電圧でバランスはと
れないことになる。したがってＣＣＤ１の出力信号を１
度容量結合させた場合には、必ず直流分再生しなければ
基準レベルＶREF が一定とならない。ＣＣＤ１の信号処
理回路では、この基準レベルＶREF を黒レベルに設定す
るので、黒レベルが変動すれば、信号の振幅変化に応じ
て出力画像に濃度変化あるいはコントラスト変化が生じ
てしまう。そこでＤＣレベルクランプ回路８、９でクラ
ンプ動作を１走査毎に１回行うようにしている。
【００１０】このように従来のＣＣＤ１の信号処理回路
では、容量結合回路４、５を回路中に介装してＡＣアン
プを構成し、所定の基準レベルＶREF にクランプするこ
とによりＣＣＤ１のＤＣ成分を除去している。ＡＣアン
プを構成する理由は、回路を安価に構成することが出来
からであり、ＡＣアンプを構成すれば例えばＤＣアンプ
に存在するＤＣドリフトも発生しない。
では、容量結合回路４、５を回路中に介装してＡＣアン
プを構成し、所定の基準レベルＶREF にクランプするこ
とによりＣＣＤ１のＤＣ成分を除去している。ＡＣアン
プを構成する理由は、回路を安価に構成することが出来
からであり、ＡＣアンプを構成すれば例えばＤＣアンプ
に存在するＤＣドリフトも発生しない。
【００１１】
【発明が解決しようとする課題】ところで、従来のＣＣ
Ｄの信号処理回路では、ＡＣアンプを構成してＣＣＤ１
の出力信号を容量結合させた為に、処理するアナログ信
号のＤＣ特性に影響が出てしまう。即ち、１走査内で信
号に大きな変動があった場合、対応できなくなってしま
う。特に画像信号では常に振幅の変動があり、またＣＣ
Ｄ１の出力を奇数、偶数チャンネルに分けた場合、奇数
・偶数チャンネル合成回路10で合成する際に、両方の信
号レベルＶREF が異なってしまうおそれもある。この信
号の変動への対応特性はＡＣアンプの時定数によって決
定され、従来では、容量結合回路４、５の容量値を大き
くするか、あるいは入力インピーダンスを高くしてカッ
トオフ周波数を低下させていた。しかしそれでも低域で
の特性や、直流再生の周期、即ち１走査内の信号の変動
に対する特性があまりよくなく、コンデンサＣ1 、Ｃ 2
も大容量になってしまう。
Ｄの信号処理回路では、ＡＣアンプを構成してＣＣＤ１
の出力信号を容量結合させた為に、処理するアナログ信
号のＤＣ特性に影響が出てしまう。即ち、１走査内で信
号に大きな変動があった場合、対応できなくなってしま
う。特に画像信号では常に振幅の変動があり、またＣＣ
Ｄ１の出力を奇数、偶数チャンネルに分けた場合、奇数
・偶数チャンネル合成回路10で合成する際に、両方の信
号レベルＶREF が異なってしまうおそれもある。この信
号の変動への対応特性はＡＣアンプの時定数によって決
定され、従来では、容量結合回路４、５の容量値を大き
くするか、あるいは入力インピーダンスを高くしてカッ
トオフ周波数を低下させていた。しかしそれでも低域で
の特性や、直流再生の周期、即ち１走査内の信号の変動
に対する特性があまりよくなく、コンデンサＣ1 、Ｃ 2
も大容量になってしまう。
【００１２】本発明ではこのような従来の課題に鑑みて
なされたもので、オフセット・レベルを有するアナログ
信号を容量結合をせずにオフセット・レベルに直流分再
生し、低域特性の良好な電荷結合素子の信号処理回路を
提供することを目的とする。
なされたもので、オフセット・レベルを有するアナログ
信号を容量結合をせずにオフセット・レベルに直流分再
生し、低域特性の良好な電荷結合素子の信号処理回路を
提供することを目的とする。
【００１３】
【課題を解決するための手段】このため本発明は、固体
撮像素子の出力信号を、オフセット・レベルにクランプ
するクランプ回路を備えた固体撮像素子の信号処理回路
において、前記クランプ回路を、前記固体撮像素子の出
力信号のオフセット・レベルを保持する保持回路と、前
記固体撮像素子の出力信号と前記保持回路で保持したオ
フセット・レベルとを比較して差動信号を出力する差動
回路と、で構成するようにした。
撮像素子の出力信号を、オフセット・レベルにクランプ
するクランプ回路を備えた固体撮像素子の信号処理回路
において、前記クランプ回路を、前記固体撮像素子の出
力信号のオフセット・レベルを保持する保持回路と、前
記固体撮像素子の出力信号と前記保持回路で保持したオ
フセット・レベルとを比較して差動信号を出力する差動
回路と、で構成するようにした。
【００１４】
【作用】上記の構成によれば、固体撮像素子の出力信号
のオフセット・レベルは保持回路により保持される。ま
た固体撮像素子の出力信号は保持回路で保持したオフセ
ット・レベルと差動回路で比較され差動信号が出力され
る。これにより容量結合回路を構成しなくても、固体撮
像素子の出力信号をオフセット・レベルでクランプする
ことが可能となり、低域特性が良好となり、固体撮像素
子の出力信号の低域の特性が安定する。
のオフセット・レベルは保持回路により保持される。ま
た固体撮像素子の出力信号は保持回路で保持したオフセ
ット・レベルと差動回路で比較され差動信号が出力され
る。これにより容量結合回路を構成しなくても、固体撮
像素子の出力信号をオフセット・レベルでクランプする
ことが可能となり、低域特性が良好となり、固体撮像素
子の出力信号の低域の特性が安定する。
【００１５】
【実施例】以下、本発明の一実施例を図１及び２に基づ
いて説明する。尚、図３と同一要素のものについては同
一符号を付して説明は省略する。本実施例を示す図１に
おいて、スイッチ回路31は、エミッタフォロワ回路２、
３の出力を夫々断・接する奇数、偶数チャンネル用スイ
ッチを有し、スイッチ回路31には制御回路17からドライ
バ32を介して１走査毎にクランプパルスが入力され、ス
イッチ回路31のスイッチが閉じる。奇数、偶数チャンネ
ル側のコンデンサＣ11、Ｃ12は、一方でアースに接続
し、他方で夫々スイッチ回路31の奇数、偶数チャンネル
のスイッチを介してエミッタフォロワ回路２、３に接続
し、スイッチ回路31のスイッチが閉じた時、エミッタフ
ォロワ回路２、３の出力信号で充電される。保持回路
は、スイッチ回路31と、コンデンサＣ11、Ｃ12と、入力
インピーダンスが高い高入力抵抗バッファ33、34と、に
よって構成されている。オペアンプ35は、抵抗Ｒ11〜Ｒ
14と共に差動回路としての差動アンプを構成し、コンデ
ンサＣ11の端子電圧を、高入力抵抗バッファ33を介して
非反転入力し、エミッタフォロワ回路２の出力信号を抵
抗Ｒ11を介して入力し、差動信号をサンプルホールド回
路６に出力する。オペアンプ36は、抵抗Ｒ15〜Ｒ18と共
に差動アンプを構成し、コンデンサＣ12の端子電圧を、
入力インピーダンスが高い高入力抵抗バッファ34を介し
て非反転入力し、エミッタフォロワ回路３の出力信号を
抵抗Ｒ17を介して入力し、差動信号をサンプルホールド
回路７に出力する。
いて説明する。尚、図３と同一要素のものについては同
一符号を付して説明は省略する。本実施例を示す図１に
おいて、スイッチ回路31は、エミッタフォロワ回路２、
３の出力を夫々断・接する奇数、偶数チャンネル用スイ
ッチを有し、スイッチ回路31には制御回路17からドライ
バ32を介して１走査毎にクランプパルスが入力され、ス
イッチ回路31のスイッチが閉じる。奇数、偶数チャンネ
ル側のコンデンサＣ11、Ｃ12は、一方でアースに接続
し、他方で夫々スイッチ回路31の奇数、偶数チャンネル
のスイッチを介してエミッタフォロワ回路２、３に接続
し、スイッチ回路31のスイッチが閉じた時、エミッタフ
ォロワ回路２、３の出力信号で充電される。保持回路
は、スイッチ回路31と、コンデンサＣ11、Ｃ12と、入力
インピーダンスが高い高入力抵抗バッファ33、34と、に
よって構成されている。オペアンプ35は、抵抗Ｒ11〜Ｒ
14と共に差動回路としての差動アンプを構成し、コンデ
ンサＣ11の端子電圧を、高入力抵抗バッファ33を介して
非反転入力し、エミッタフォロワ回路２の出力信号を抵
抗Ｒ11を介して入力し、差動信号をサンプルホールド回
路６に出力する。オペアンプ36は、抵抗Ｒ15〜Ｒ18と共
に差動アンプを構成し、コンデンサＣ12の端子電圧を、
入力インピーダンスが高い高入力抵抗バッファ34を介し
て非反転入力し、エミッタフォロワ回路３の出力信号を
抵抗Ｒ17を介して入力し、差動信号をサンプルホールド
回路７に出力する。
【００１６】次に動作を説明する。本実施例の信号波形
図である図２において、エミッタフォロワ回路２、３か
らは信号ａが出力される。この信号ａの０Ｖ以上、ＤＣ
成分ＶDC未満が信号部分であり、ＤＣ成分ＶDC以上がＣ
ＣＤ１のリセットノイズでありオフセット・レベルであ
る。制御回路17からドライバ32を介してスイッチ回路31
にハイレベル信号「Ｈ」のクランプパルスｂが、１走査
毎のブランキング期間中である時間Ｔ1 、Ｔ 2 、Ｔ3 で
入力される。このクランプパルスｂが入力された時、ス
イッチ回路31のスイッチが閉じ、コンデンサＣ11、Ｃ12
が充電され、高入力抵抗バッファ33、34の出力信号ｃは
クランプパルスｂ出力期間中の時間Ｔ1 にＤＣ成分ＶDC
の信号レベルとなる。この信号レベルはオペアンプ35、
36に非反転入力される。そしてクランプパルスｂが
「Ｌ」に立ち下がると、スイッチ回路31のスイッチが開
き、また高入力抵抗バッファ33、34も入力インピーダン
スが高くなっているので、コンデンサＣ11、Ｃ12にＤＣ
成分ＶDCが保持され、高入力抵抗バッファ33、34を介し
てオペアンプ35、36の非反転入力に入力され、オペアン
プ35、36により、このＤＣ成分ＶDCと反転入力されたエ
ミッタフォロワ回路２、３の出力信号とが比較され、サ
ンプルホールド回路６、７にその差動信号ｄが出力され
る。したがって差動信号ｄの信号部分が０Ｖ以上、リセ
ットノイズが０Ｖ未満となり、サンプルホールド回路
６、７で信号ｄの信号部分だけがサンプルホールドされ
る。
図である図２において、エミッタフォロワ回路２、３か
らは信号ａが出力される。この信号ａの０Ｖ以上、ＤＣ
成分ＶDC未満が信号部分であり、ＤＣ成分ＶDC以上がＣ
ＣＤ１のリセットノイズでありオフセット・レベルであ
る。制御回路17からドライバ32を介してスイッチ回路31
にハイレベル信号「Ｈ」のクランプパルスｂが、１走査
毎のブランキング期間中である時間Ｔ1 、Ｔ 2 、Ｔ3 で
入力される。このクランプパルスｂが入力された時、ス
イッチ回路31のスイッチが閉じ、コンデンサＣ11、Ｃ12
が充電され、高入力抵抗バッファ33、34の出力信号ｃは
クランプパルスｂ出力期間中の時間Ｔ1 にＤＣ成分ＶDC
の信号レベルとなる。この信号レベルはオペアンプ35、
36に非反転入力される。そしてクランプパルスｂが
「Ｌ」に立ち下がると、スイッチ回路31のスイッチが開
き、また高入力抵抗バッファ33、34も入力インピーダン
スが高くなっているので、コンデンサＣ11、Ｃ12にＤＣ
成分ＶDCが保持され、高入力抵抗バッファ33、34を介し
てオペアンプ35、36の非反転入力に入力され、オペアン
プ35、36により、このＤＣ成分ＶDCと反転入力されたエ
ミッタフォロワ回路２、３の出力信号とが比較され、サ
ンプルホールド回路６、７にその差動信号ｄが出力され
る。したがって差動信号ｄの信号部分が０Ｖ以上、リセ
ットノイズが０Ｖ未満となり、サンプルホールド回路
６、７で信号ｄの信号部分だけがサンプルホールドされ
る。
【００１７】かかる構成によれば、エミッタフォロワ回
路２、３で電流増幅されたＣＣＤ１の出力信号のＤＣ成
分ＶDCを１走査毎にコンデンサＣ11、Ｃ12で保持し、Ｃ
ＣＤ１の出力信号からこのＤＣ成分の信号レベルと比較
して差動信号を出力することにより、容量結合回路を有
せずにＣＣＤ１のＤＣ成分ＶDCを除去することが出来
る。したがって１走査期間毎のＤＣ成分ＶDCが変動しな
くなり、従来の容量結合回路により発生していた低域で
の特性悪化や１走査内での基準レベルの変動による特性
悪化等が解決される。そして低域特性が安定するので、
出力画像についても安定した濃度、コントラストを得る
ことが出来る。さらに従来の容量結合回路で必要とした
大容量コンデンサも必要がなくなって小型化が可能とな
り、オペアンプ等を多数含んだアナログＬＳＩ技術も向
上して容易に入手できる為、コストも低減出来る。
路２、３で電流増幅されたＣＣＤ１の出力信号のＤＣ成
分ＶDCを１走査毎にコンデンサＣ11、Ｃ12で保持し、Ｃ
ＣＤ１の出力信号からこのＤＣ成分の信号レベルと比較
して差動信号を出力することにより、容量結合回路を有
せずにＣＣＤ１のＤＣ成分ＶDCを除去することが出来
る。したがって１走査期間毎のＤＣ成分ＶDCが変動しな
くなり、従来の容量結合回路により発生していた低域で
の特性悪化や１走査内での基準レベルの変動による特性
悪化等が解決される。そして低域特性が安定するので、
出力画像についても安定した濃度、コントラストを得る
ことが出来る。さらに従来の容量結合回路で必要とした
大容量コンデンサも必要がなくなって小型化が可能とな
り、オペアンプ等を多数含んだアナログＬＳＩ技術も向
上して容易に入手できる為、コストも低減出来る。
【００１８】
【発明の効果】以上説明したように本発明によれば、固
体撮像素子の出力信号のオフセット・レベルを保持して
固体撮像素子の出力信号とこのオフセット・レベルとの
差動信号を出力することにより、容量結合回路を有せず
にオフセット・レベルを除去することが出来、固体撮像
素子の出力信号の低域特性が安定し、出力画像について
も安定した濃度、コントラストを得ることが出来る。。
体撮像素子の出力信号のオフセット・レベルを保持して
固体撮像素子の出力信号とこのオフセット・レベルとの
差動信号を出力することにより、容量結合回路を有せず
にオフセット・レベルを除去することが出来、固体撮像
素子の出力信号の低域特性が安定し、出力画像について
も安定した濃度、コントラストを得ることが出来る。。
【図１】本発明の一実施例を示す回路図。
【図２】図１の信号波形図。
【図３】従来のＣＣＤの信号処理回路の回路図。
【図４】図３のＤＣレベルクランプ回路の具体例を示す
回路図。
回路図。
【図５】図３の信号波形図。
１ ＣＣＤ ６、７ サンプルホールド回路 ２、３ エミッタフォロワ回路 31 スイッチ回路 35、36 オペアンプ Ｃ11、Ｃ12 コンデンサ
Claims (1)
- 【請求項１】固体撮像素子の出力信号を、オフセット・
レベルにクランプするクランプ回路を備えた固体撮像素
子の信号処理回路において、 前記クランプ回路を、 前記固体撮像素子の出力信号のオフセット・レベルを保
持する保持回路と、 前記固体撮像素子の出力信号と前記保持回路で保持した
オフセット・レベルとを比較して差動信号を出力する差
動回路と、 で構成したことを特徴とする固体撮像素子の信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199639A JPH0646256A (ja) | 1992-07-27 | 1992-07-27 | 固体撮像素子の信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199639A JPH0646256A (ja) | 1992-07-27 | 1992-07-27 | 固体撮像素子の信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0646256A true JPH0646256A (ja) | 1994-02-18 |
Family
ID=16411200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4199639A Pending JPH0646256A (ja) | 1992-07-27 | 1992-07-27 | 固体撮像素子の信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
-
1992
- 1992-07-27 JP JP4199639A patent/JPH0646256A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283742A (en) | Solid-state imaging apparatus with fixed pattern noise reduction | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US5757440A (en) | Method and apparatus for providing an offset level to an image signal | |
| US7508427B2 (en) | Apparatus and method for amplifying analog signal and analog preprocessing circuits and image pick-up circuits | |
| EP0172474B1 (en) | Ccd output signal generating circuit | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| JP3798462B2 (ja) | 固体撮像装置 | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JPH04147498A (ja) | サンプルホールド回路 | |
| JPH01114174A (ja) | 固体撮像装置の出力回路 | |
| JPH0646256A (ja) | 固体撮像素子の信号処理回路 | |
| CN1136651C (zh) | 梳状滤波器及其调整方法 | |
| JPH10164442A (ja) | 相関二重サンプリング回路 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| JP2875431B2 (ja) | 雑音低減回路 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP2784782B2 (ja) | Ｃｃｄ出力回路 | |
| JPS63177609A (ja) | 電圧比較器 | |
| JPS6128442Y2 (ja) | ||
| JP3142357B2 (ja) | 信号処理装置 | |
| JPH0125472B2 (ja) | ||
| JP2798693B2 (ja) | 固体撮像装置 | |
| JPS6028183B2 (ja) | 画像読取装置 | |
| JP2809012B2 (ja) | Ｃｃｄ出力信号処理回路 | |
| JP2000188724A (ja) | イメ―ジセンサ―インタ―フェ―ス回路 |