JPH0646347B2 - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPH0646347B2 JPH0646347B2 JP60085243A JP8524385A JPH0646347B2 JP H0646347 B2 JPH0646347 B2 JP H0646347B2 JP 60085243 A JP60085243 A JP 60085243A JP 8524385 A JP8524385 A JP 8524385A JP H0646347 B2 JPH0646347 B2 JP H0646347B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- line
- transistor
- active matrix
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明はアクティブマトリクス方式の液晶ディスプレ
イ等に用いられるアクティブマトリクス基板に関する。
イ等に用いられるアクティブマトリクス基板に関する。
（従来の技術） 従来、この目的に使われるトランジスタアレイとして
は、例えば特願昭５９−４７６２３号公報（特開昭６０
−１９２３６号公報）に示されるような構成が一般的で
ある。すなわち第３図に示した如く走査線Ｘ1〜ＸMへゲ
ート電極を、信号線Ｙ1〜ＹNへソース電極を接続した薄
膜トランジスタ（以後TFTと呼ぶ）(11)を備え、そのド
レイン電極は絵素電極(26)に接続されている。そしてこ
の絵素電極(26)と対向アース電極との間には液晶(13)が
挿入され、独立した絵素(14)を構成する。ここで液晶(1
3)は等価的にコンデンサとして働くが場合によってはこ
れに並列に補助コンデンサが追加される事もある。
は、例えば特願昭５９−４７６２３号公報（特開昭６０
−１９２３６号公報）に示されるような構成が一般的で
ある。すなわち第３図に示した如く走査線Ｘ1〜ＸMへゲ
ート電極を、信号線Ｙ1〜ＹNへソース電極を接続した薄
膜トランジスタ（以後TFTと呼ぶ）(11)を備え、そのド
レイン電極は絵素電極(26)に接続されている。そしてこ
の絵素電極(26)と対向アース電極との間には液晶(13)が
挿入され、独立した絵素(14)を構成する。ここで液晶(1
3)は等価的にコンデンサとして働くが場合によってはこ
れに並列に補助コンデンサが追加される事もある。
斯かる構成のトランジスタアレイは以下の如く動作す
る。即ち走査線Ｘ1、Ｘ2、Ｘ3、…には第４図に示すよ
うな選択パルスＰ1、Ｐ2、Ｐ3…ＰMがそれぞれ印加され
るのであって、例えば走査線Ｘ1が選択状態（他のすべ
ての走査線は非選択）のとき、これに接続される一連の
TFT(11)のソース・ドレイン間が導通となり、それに接
続された各絵素(14)に対応する信号線の電圧が印加され
る。前記走査線Ｘ1が非選択に切り換わると、上記TFT(1
1)は非導通となるので、上記絵素(14)に印加された電圧
は次のフレームで走査線Ｘ1が再び選択されるまでの
間、前回の値を保持する。このようにTFTアレイを用い
た液晶ディスプレイは必要な信号電圧を正確かつ独立に
各絵素に伝達することが出来るのでクロストークがなく
コントラスト比の大きい表示可能となり注目を集めてい
る。
る。即ち走査線Ｘ1、Ｘ2、Ｘ3、…には第４図に示すよ
うな選択パルスＰ1、Ｐ2、Ｐ3…ＰMがそれぞれ印加され
るのであって、例えば走査線Ｘ1が選択状態（他のすべ
ての走査線は非選択）のとき、これに接続される一連の
TFT(11)のソース・ドレイン間が導通となり、それに接
続された各絵素(14)に対応する信号線の電圧が印加され
る。前記走査線Ｘ1が非選択に切り換わると、上記TFT(1
1)は非導通となるので、上記絵素(14)に印加された電圧
は次のフレームで走査線Ｘ1が再び選択されるまでの
間、前回の値を保持する。このようにTFTアレイを用い
た液晶ディスプレイは必要な信号電圧を正確かつ独立に
各絵素に伝達することが出来るのでクロストークがなく
コントラスト比の大きい表示可能となり注目を集めてい
る。
（発明が解決しようとする問題点） ところがこのような構成では走査線、信号線の本数が増
えると、すべてのTFT(11)を良品として作り込む事が極
めて困難となる。特に、TFT(11)は第５図にその断面構
造の一例を示すように、ゲート(21)とソース(22)・ドレ
イン(23)との間が少なくとも絶縁膜(24)を介して積層さ
れているため、ピンホールその他工程上のトラブルによ
ってゲート(21)・ソース(22)間、あるいはゲート(21)・
ドレイン(23)間が短絡してしまう恐れがある。特に、ゲ
ート(21)・ソース(23)間の短絡は、これにつながる走査
線Ｘ1〜ＸMと信号線Ｙ1〜ＹM上のすべてのTFT(11)の動
作異常を招き、いわゆる線欠陥という重大不良をもたら
す。またドレイン(22)や絵素電極(26)がフォトリソグラ
フィの不良等により、ゲートやソースと短絡するとその
液晶セルは正規の電圧を保持しなくなり点欠陥をもたら
す。このほかの重要な不良モードとして、信号線Ｙと走
査線Ｘとがその交差点において短絡する恐れがある。こ
れも線欠陥の原因となる。
えると、すべてのTFT(11)を良品として作り込む事が極
めて困難となる。特に、TFT(11)は第５図にその断面構
造の一例を示すように、ゲート(21)とソース(22)・ドレ
イン(23)との間が少なくとも絶縁膜(24)を介して積層さ
れているため、ピンホールその他工程上のトラブルによ
ってゲート(21)・ソース(22)間、あるいはゲート(21)・
ドレイン(23)間が短絡してしまう恐れがある。特に、ゲ
ート(21)・ソース(23)間の短絡は、これにつながる走査
線Ｘ1〜ＸMと信号線Ｙ1〜ＹM上のすべてのTFT(11)の動
作異常を招き、いわゆる線欠陥という重大不良をもたら
す。またドレイン(22)や絵素電極(26)がフォトリソグラ
フィの不良等により、ゲートやソースと短絡するとその
液晶セルは正規の電圧を保持しなくなり点欠陥をもたら
す。このほかの重要な不良モードとして、信号線Ｙと走
査線Ｘとがその交差点において短絡する恐れがある。こ
れも線欠陥の原因となる。
本発明は上記問題点に鑑みて発明されたもので、いくつ
かのトランジスタが不良であっても、さらに走査線と信
号線の交差点のいくつかが短絡不良をおこしてもそれら
が線欠陥や点欠陥に基づく絵素欠陥が発生するようなこ
とがないアクティブマトリクス基板を提供する事を目的
としている。
かのトランジスタが不良であっても、さらに走査線と信
号線の交差点のいくつかが短絡不良をおこしてもそれら
が線欠陥や点欠陥に基づく絵素欠陥が発生するようなこ
とがないアクティブマトリクス基板を提供する事を目的
としている。
（問題点を解決するための手段） 即ち本発明は、上記問題点を解決するため、まず第１
に、絵素電極１つに対し少なくとも２つのトランジスタ
を準備し、第２に、信号線と走査線の交差部において走
査線を２つに分岐し、第３に、上記２つのトランジスタ
を上記走査線を分岐した部分に配置して、交差点あるい
はトランジスタの短絡不良発生時には短絡の発生した走
査線分岐部を走査線および絵素電極から分離できる構造
にしたことを特徴とするものである。
に、絵素電極１つに対し少なくとも２つのトランジスタ
を準備し、第２に、信号線と走査線の交差部において走
査線を２つに分岐し、第３に、上記２つのトランジスタ
を上記走査線を分岐した部分に配置して、交差点あるい
はトランジスタの短絡不良発生時には短絡の発生した走
査線分岐部を走査線および絵素電極から分離できる構造
にしたことを特徴とするものである。
（作用） 本発明は上記したように、まず、１つの信号線と１つの
走査線に対応する１つの絵素への充電経路を従来のよう
に単に１つのトランジスタではなく２つ以上のトランジ
スタを用いて２つの充電経路でもって構成しているの
で、これらのトランジスタのいずれかが不良であっても
不良トランジスタを絵素電極および走査線から切りはな
してやれば残った充電経路で絵素を充電することが可能
であり、従って先に述べた線欠陥、点欠陥には至らな
い。次に信号線と走査線の交差部では走査線を２つに分
岐してあるので、どちらかの交差部が短絡しても、短絡
した方の分岐を幹の走査線から切りはなしてやればこれ
も欠陥には至らない。さらに走査線の分岐部に前記２つ
のトランジスタをそれぞれ配置してあるので、それらの
ドレイン電極は共通にすることが出来、絵素有効面積
（開口率）が大きくできるとともに、不良発生時に分離
切断処理を施す場所を１ケ所に集中出来、修復の効率も
よくなる。
走査線に対応する１つの絵素への充電経路を従来のよう
に単に１つのトランジスタではなく２つ以上のトランジ
スタを用いて２つの充電経路でもって構成しているの
で、これらのトランジスタのいずれかが不良であっても
不良トランジスタを絵素電極および走査線から切りはな
してやれば残った充電経路で絵素を充電することが可能
であり、従って先に述べた線欠陥、点欠陥には至らな
い。次に信号線と走査線の交差部では走査線を２つに分
岐してあるので、どちらかの交差部が短絡しても、短絡
した方の分岐を幹の走査線から切りはなしてやればこれ
も欠陥には至らない。さらに走査線の分岐部に前記２つ
のトランジスタをそれぞれ配置してあるので、それらの
ドレイン電極は共通にすることが出来、絵素有効面積
（開口率）が大きくできるとともに、不良発生時に分離
切断処理を施す場所を１ケ所に集中出来、修復の効率も
よくなる。
（実施例） 以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の配置図、第２図はその等価回路図であ
って、両図により本発明の構成と効果を説明する。な
お、第１図の配置図は第５図の断面構造にもとづいたも
のである。さて走査線Xiと信号線Yjの交差部において、
走査線Xiを２つに分岐する。これにより２つの交差点(2
8a)、(28b)が出来る。この分岐部にともに走査線Xiで制
御される２つのトランジスタ(11a)、(11b)を配置する。
第１のトランジスタ(11a)は信号線Yjと絵素Ci,jを、第
２のトランジスタ(11b)は信号線Yjと隣接絵素Ci+1,jを
結合する。さらに本実施例では走査線Xiで制御される第
３のトランジスタ(11c)を附加している。これは隣接す
る(i+j)と絵素Ci+j,j間を結合している。まず第３のト
ランジスタ(11c)が存在しない時の動作を説明する。走
査線Ｘ及び信号線Ｙに印加される動作電圧波形は第４図
に示した如き従来例と全く同じでよい。絵素Ci,jはまず
走査線Xi-1が選択されるタイミングでトランジスタ(11
d)などを通して信号線Vjの情報を受けて例えば電圧V
i-1,jに充電される。この電圧Vi-1,jは本絵素Ci-1,jに
印加されるべき電圧である。次のタイミングで走査線Xi
が選択されると、絵素Ci,jはトランジスタ(11a)を通し
て信号線Yjから新たな情報を受けとって新たな電圧Vi,j
に充電される。以降次のフレームで再び走査線Xi-1が選
択されるまで、絵素Ci,jは電圧Vi,jを保持する。つまり
フレーム期間のほとんどの時間絵素Ci,jは電圧Vi,jを保
持しているので、液晶は本来その絵素に印加されるべき
信号に応じて作動し、トランジスタ(11d)の存在によっ
てほとんど影響を受けない。今トランジスタ(11a)が何
らかの原因で動作不良をおこした場合には、このトラン
ジスタ(11a)を走査線Xiおよび絵素Ci,jから切りはな
す。このとき絵素Ci,jは先の説明から判るように電圧V
i-1,j、つまり本来絵素Ci-1,jに印加すべき電圧を保持
することになる。従って絵素Ci,jはトランジスタ(11a)
が不良になっても絵素欠陥とはならず、隣接絵素の情報
をもらって働く。少なくとも映像を表示する場合、隣接
絵素間の情報の相関性はかなり強いから絵素Ci,jはほと
んど欠陥として認識されない。次に第３のトランジスタ
(11c)の効果を説明する。先ほどの例ではトランジスタ
(11a)を切りはなした時、絵素Ci,jには電圧Vi-1,jしか
充電されないが、トランジスタ(11c)が存在すると、走
査線Xiが選択されるタイミングでトランジスタ(11b)と
(11c)が導通となり、絵素Ci,jは、隣接する絵素Ci+1,j
とともに信号線から電圧Vi,jなる情報を受けとることが
出来る。従ってこの場合、トランジスタ(11a)が不良で
も絵素Ci,jは本来の電圧Vi,jで動作することになり、全
く正規の表示をすることが出来る。以上の説明から判る
ように絵素Ci,jの充電に関係する３つのトランジスタ(1
1a)、(11b)、(11c)のうちいずれか１つが不良でも絵素
欠陥を防止出来る。
って、両図により本発明の構成と効果を説明する。な
お、第１図の配置図は第５図の断面構造にもとづいたも
のである。さて走査線Xiと信号線Yjの交差部において、
走査線Xiを２つに分岐する。これにより２つの交差点(2
8a)、(28b)が出来る。この分岐部にともに走査線Xiで制
御される２つのトランジスタ(11a)、(11b)を配置する。
第１のトランジスタ(11a)は信号線Yjと絵素Ci,jを、第
２のトランジスタ(11b)は信号線Yjと隣接絵素Ci+1,jを
結合する。さらに本実施例では走査線Xiで制御される第
３のトランジスタ(11c)を附加している。これは隣接す
る(i+j)と絵素Ci+j,j間を結合している。まず第３のト
ランジスタ(11c)が存在しない時の動作を説明する。走
査線Ｘ及び信号線Ｙに印加される動作電圧波形は第４図
に示した如き従来例と全く同じでよい。絵素Ci,jはまず
走査線Xi-1が選択されるタイミングでトランジスタ(11
d)などを通して信号線Vjの情報を受けて例えば電圧V
i-1,jに充電される。この電圧Vi-1,jは本絵素Ci-1,jに
印加されるべき電圧である。次のタイミングで走査線Xi
が選択されると、絵素Ci,jはトランジスタ(11a)を通し
て信号線Yjから新たな情報を受けとって新たな電圧Vi,j
に充電される。以降次のフレームで再び走査線Xi-1が選
択されるまで、絵素Ci,jは電圧Vi,jを保持する。つまり
フレーム期間のほとんどの時間絵素Ci,jは電圧Vi,jを保
持しているので、液晶は本来その絵素に印加されるべき
信号に応じて作動し、トランジスタ(11d)の存在によっ
てほとんど影響を受けない。今トランジスタ(11a)が何
らかの原因で動作不良をおこした場合には、このトラン
ジスタ(11a)を走査線Xiおよび絵素Ci,jから切りはな
す。このとき絵素Ci,jは先の説明から判るように電圧V
i-1,j、つまり本来絵素Ci-1,jに印加すべき電圧を保持
することになる。従って絵素Ci,jはトランジスタ(11a)
が不良になっても絵素欠陥とはならず、隣接絵素の情報
をもらって働く。少なくとも映像を表示する場合、隣接
絵素間の情報の相関性はかなり強いから絵素Ci,jはほと
んど欠陥として認識されない。次に第３のトランジスタ
(11c)の効果を説明する。先ほどの例ではトランジスタ
(11a)を切りはなした時、絵素Ci,jには電圧Vi-1,jしか
充電されないが、トランジスタ(11c)が存在すると、走
査線Xiが選択されるタイミングでトランジスタ(11b)と
(11c)が導通となり、絵素Ci,jは、隣接する絵素Ci+1,j
とともに信号線から電圧Vi,jなる情報を受けとることが
出来る。従ってこの場合、トランジスタ(11a)が不良で
も絵素Ci,jは本来の電圧Vi,jで動作することになり、全
く正規の表示をすることが出来る。以上の説明から判る
ように絵素Ci,jの充電に関係する３つのトランジスタ(1
1a)、(11b)、(11c)のうちいずれか１つが不良でも絵素
欠陥を防止出来る。
（発明の効果） 以上説明した如く本発明によるアクティブマトリクス基
板は、走査線の分岐と絵素当たりトランジスタ数の増加
とを組み合わせて、それぞれの特徴を生かすとともに新
たな効果を発生させたことを特徴とするもので、トラン
ジスタ数を増す効果は上記した通りであり、また走査線
を分岐した効果は走査線と信号線間の短絡が発生しても
これを救済することにある。そして両者を組み合わせた
時に発生する効果は、第１に２つのトランジスタのドレ
イン引出し部を共通にすることが出来、従ってトランジ
スタの占有面積を小さく出来、絵素開口率を向上させる
ことが可能なことである。第２に、走査線と信号線との
交差点において走査線を分岐し、その分岐部に配置した
２つのトランジスタを位置的に近接出来た事により、こ
れらが不良であった時不良場所の同定と不良部を他から
分離する修復工程の効率が向上することである。
板は、走査線の分岐と絵素当たりトランジスタ数の増加
とを組み合わせて、それぞれの特徴を生かすとともに新
たな効果を発生させたことを特徴とするもので、トラン
ジスタ数を増す効果は上記した通りであり、また走査線
を分岐した効果は走査線と信号線間の短絡が発生しても
これを救済することにある。そして両者を組み合わせた
時に発生する効果は、第１に２つのトランジスタのドレ
イン引出し部を共通にすることが出来、従ってトランジ
スタの占有面積を小さく出来、絵素開口率を向上させる
ことが可能なことである。第２に、走査線と信号線との
交差点において走査線を分岐し、その分岐部に配置した
２つのトランジスタを位置的に近接出来た事により、こ
れらが不良であった時不良場所の同定と不良部を他から
分離する修復工程の効率が向上することである。
以上詳述したように本発明は簡単な構成でもってアクテ
ィブマトリクス基板の歩留りを著しく向上させ得るもの
で、その実用的価値は非常に高いものである。
ィブマトリクス基板の歩留りを著しく向上させ得るもの
で、その実用的価値は非常に高いものである。
第１図は本発明によるアクティブマトリクス基板の配置
図、第２図は第１図の等価回路図、第３図は従来の等価
回路図、第４図は走査線に印加する波形、第５図はトラ
ンジスタの断面図である。 (11)．(11a)．(11b)．(11c)．(11d)．(11e)……薄膜ト
ランジスタ、(13)……液晶、(14)……絵素、(22)……ド
レイン、(23)……ソース、(25)……半導体膜、(26)……
絵素電極、(28a)．(28b)……走査線と信号線の交差点。
図、第２図は第１図の等価回路図、第３図は従来の等価
回路図、第４図は走査線に印加する波形、第５図はトラ
ンジスタの断面図である。 (11)．(11a)．(11b)．(11c)．(11d)．(11e)……薄膜ト
ランジスタ、(13)……液晶、(14)……絵素、(22)……ド
レイン、(23)……ソース、(25)……半導体膜、(26)……
絵素電極、(28a)．(28b)……走査線と信号線の交差点。
Claims (3)
- 【請求項１】複数の走査線Ｘと信号線Ｙ、および各走査
線Ｘと信号線Ｙの交差点に対応して各１個設けた絵素電
極と、走査線Ｘで制御される少なくとも第１および第２
のトランジスタを備え、第１のトランジスタは、前記信
号線Ｙと１つの絵素電極Ａとを結合し、第２のトランジ
スタは、前記信号線Ｙと前記絵素電極Ａに対し走査線Ｘ
をはさんで隣接する別の絵素電極Ｂとを結合すべく構成
され、かつ前記交差点において各走査線Ｘを分岐させ、
その分岐部に前記２つのトランジスタをそれぞれ配置し
たことを特徴とするアクティブマトリクス基板。 - 【請求項２】前記交差点および前記分岐部に配置したト
ランジスタにおいて、信号線と走査線が短絡する不良が
発生したとき、短絡した走査線分岐部を走査線および絵
素から分離可能にしたことを特徴とする特許請求の範囲
第１項に記載のアクティブマトリクス基板。 - 【請求項３】前記走査線の分岐した部分に配置された２
つのトランジスタのドレイン電極引き出し部を共通にし
たことを特徴とする特許請求の範囲第１項に記載のアク
ティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085243A JPH0646347B2 (ja) | 1985-04-19 | 1985-04-19 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085243A JPH0646347B2 (ja) | 1985-04-19 | 1985-04-19 | アクテイブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61243487A JPS61243487A (ja) | 1986-10-29 |
| JPH0646347B2 true JPH0646347B2 (ja) | 1994-06-15 |
Family
ID=13853121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085243A Expired - Lifetime JPH0646347B2 (ja) | 1985-04-19 | 1985-04-19 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646347B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02264224A (ja) * | 1989-04-05 | 1990-10-29 | Matsushita Electric Ind Co Ltd | 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法 |
| US9568794B2 (en) * | 2010-12-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
-
1985
- 1985-04-19 JP JP60085243A patent/JPH0646347B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61243487A (ja) | 1986-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890097A (en) | Active matrix circuit for liquid crystal displays | |
| US5063378A (en) | Scanned liquid crystal display with select scanner redundancy | |
| US5555001A (en) | Redundant scheme for LCD display with integrated data driving circuit | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP3272558B2 (ja) | マトリクス型表示装置 | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| JP3304272B2 (ja) | アクティブマトリクス基板およびその構造欠陥処置方法 | |
| JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
| JPH0514915B2 (ja) | ||
| US5298891A (en) | Data line defect avoidance structure | |
| JPH02189522A (ja) | 表示電極基板 | |
| JPS61121034A (ja) | 薄膜トランジスタアレイ | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JPH0646347B2 (ja) | アクテイブマトリクス基板 | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH0646346B2 (ja) | アクテイブマトリクス基板 | |
| JPH0468607B2 (ja) | ||
| KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
| US5835073A (en) | Electro optic display device with second switching element | |
| JPH02251930A (ja) | アクティブマトリックスアレイ | |
| JP2646588B2 (ja) | アクティブマトリクスアレイ | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JPH1073516A (ja) | 液晶表示装置の検査方法および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |