JPH07114045A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07114045A JPH07114045A JP26111793A JP26111793A JPH07114045A JP H07114045 A JPH07114045 A JP H07114045A JP 26111793 A JP26111793 A JP 26111793A JP 26111793 A JP26111793 A JP 26111793A JP H07114045 A JPH07114045 A JP H07114045A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- row
- auxiliary capacitance
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 付加容量型のアクティブマトリクス液晶表示
装置において、１行目または最終行に補助容量を形成す
る。 【構成】 ゲートライン（Ｘ１〜Ｘｍ）の外側に、補助
容量ライン（Ｘｓｃ）を形成し、表示電極（１０）に重
畳させることにより、１行目または最終行の画素は蓄積
容量型に形成される。補助容量ライン（Ｘｓｃ）は、対
極パッド（ＣＰ）に接続することにより、対向電極と同
電位に設定される。
装置において、１行目または最終行に補助容量を形成す
る。 【構成】 ゲートライン（Ｘ１〜Ｘｍ）の外側に、補助
容量ライン（Ｘｓｃ）を形成し、表示電極（１０）に重
畳させることにより、１行目または最終行の画素は蓄積
容量型に形成される。補助容量ライン（Ｘｓｃ）は、対
極パッド（ＣＰ）に接続することにより、対向電極と同
電位に設定される。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動の液晶表示装置に関し、特に、ゲートラインの一部
を表示電極に重畳させることにより補助容量を形成し
た、いわゆる付加容量型の液晶表示装置に関する。
駆動の液晶表示装置に関し、特に、ゲートラインの一部
を表示電極に重畳させることにより補助容量を形成し
た、いわゆる付加容量型の液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は画素数（ｍ×ｎ）に対して、端子数
が（ｍ＋ｎ）と少なく、精細な動画表示が可能であり、
ディスプレイに使用されている。
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は画素数（ｍ×ｎ）に対して、端子数
が（ｍ＋ｎ）と少なく、精細な動画表示が可能であり、
ディスプレイに使用されている。
【０００３】アクティブマトリクス型液晶表示装置は、
ＴＦＴを有する表示電極がマトリクス状に配置された基
板と、対向電極を有する基板が貼り合わされて、隙間に
液晶が封入された構造を有する。ＴＦＴは表示電極への
データ信号入力を選択するスイッチング素子であり、ゲ
ート電極、ドレイン電極、ソース電極及び半導体層より
構成される。それぞれの電極はゲートライン、ドレイン
ライン及び表示電極に接続され、また、半導体層はチャ
ンネル層として機能する。ゲートライン群は線順次に走
査されて行ごとに全てのＴＦＴをＯＮとし、これと同期
したデータ信号が各ドレインラインより、それぞれの表
示電極に入力される。対向電極は走査信号に同期して電
位が設定されて、対向する各表示電極との間の電圧によ
り間隙の液晶を駆動し、光の透過率が画素ごとに調整さ
れて所望の表示画面が得られる。また、ＯＦＦ期間中の
液晶の駆動状態は両電極間の液晶容量により保持される
が、これと並列に補助容量を付加することにより保持特
性を向上することができる。また、補助容量はＴＦＴの
動作時に生じる表示電極電位のシフトを抑制する作用が
ある。即ち、製造工程の制約上余儀なくされるソース・
ゲート間の重畳部において、ＴＦＴのＯＮ／ＯＦＦに従
って寄生容量の発生消失がおこる。そのため、補助容量
を液晶容量に並列に付加して全容量を増大させることに
より、寄生容量による直流成分の、表示電極電位への影
響が緩和される。
ＴＦＴを有する表示電極がマトリクス状に配置された基
板と、対向電極を有する基板が貼り合わされて、隙間に
液晶が封入された構造を有する。ＴＦＴは表示電極への
データ信号入力を選択するスイッチング素子であり、ゲ
ート電極、ドレイン電極、ソース電極及び半導体層より
構成される。それぞれの電極はゲートライン、ドレイン
ライン及び表示電極に接続され、また、半導体層はチャ
ンネル層として機能する。ゲートライン群は線順次に走
査されて行ごとに全てのＴＦＴをＯＮとし、これと同期
したデータ信号が各ドレインラインより、それぞれの表
示電極に入力される。対向電極は走査信号に同期して電
位が設定されて、対向する各表示電極との間の電圧によ
り間隙の液晶を駆動し、光の透過率が画素ごとに調整さ
れて所望の表示画面が得られる。また、ＯＦＦ期間中の
液晶の駆動状態は両電極間の液晶容量により保持される
が、これと並列に補助容量を付加することにより保持特
性を向上することができる。また、補助容量はＴＦＴの
動作時に生じる表示電極電位のシフトを抑制する作用が
ある。即ち、製造工程の制約上余儀なくされるソース・
ゲート間の重畳部において、ＴＦＴのＯＮ／ＯＦＦに従
って寄生容量の発生消失がおこる。そのため、補助容量
を液晶容量に並列に付加して全容量を増大させることに
より、寄生容量による直流成分の、表示電極電位への影
響が緩和される。
【０００４】補助容量の構造としては、独立の補助容量
電極を表示電極に重畳させ、対向電極と同電位に設定し
てＣSオンコモン方式に駆動する蓄積容量型と、次行
（走査順によっては前行）のゲートラインの一部から延
在形成して表示電極に重畳させてＣSオンゲート方式に
駆動する付加容量型がある。付加容量型は蓄積容量型に
比べて、補助容量電極を接続する補助容量ラインが無い
ため以下の長所がある。即ち、有効表示領域の縮小が低
減されるため開口率が向上すること、配線交差部が半減
するため絶縁膜の欠陥による短絡の減少や、寄生容量の
減少による信号遅延の低減などがある。
電極を表示電極に重畳させ、対向電極と同電位に設定し
てＣSオンコモン方式に駆動する蓄積容量型と、次行
（走査順によっては前行）のゲートラインの一部から延
在形成して表示電極に重畳させてＣSオンゲート方式に
駆動する付加容量型がある。付加容量型は蓄積容量型に
比べて、補助容量電極を接続する補助容量ラインが無い
ため以下の長所がある。即ち、有効表示領域の縮小が低
減されるため開口率が向上すること、配線交差部が半減
するため絶縁膜の欠陥による短絡の減少や、寄生容量の
減少による信号遅延の低減などがある。
【０００５】図３に、付加容量型ＴＦＴ基板について、
配線の従来例を示す。行方向に延在配置されたゲートラ
イン（Ｘ１〜Ｘｍ）と、列方向に延在配置されたドレイ
ンライン（Ｙ１〜Ｙｎ）との交点には、ＴＦＴ（ＳＥ）
が形成されており、ＴＦＴ（ＳＥ）のソース側は液晶容
量（ＬＣ）及び補助容量（ＳＣ）の一方の電極である表
示電極に接続されている。液晶容量（ＬＣ）の他方の電
極は不図示の対向電極であり、補助容量（ＳＣ）の他方
の電極は、次行のゲートライン（Ｘ２〜Ｘｍ）に接続さ
れている。
配線の従来例を示す。行方向に延在配置されたゲートラ
イン（Ｘ１〜Ｘｍ）と、列方向に延在配置されたドレイ
ンライン（Ｙ１〜Ｙｎ）との交点には、ＴＦＴ（ＳＥ）
が形成されており、ＴＦＴ（ＳＥ）のソース側は液晶容
量（ＬＣ）及び補助容量（ＳＣ）の一方の電極である表
示電極に接続されている。液晶容量（ＬＣ）の他方の電
極は不図示の対向電極であり、補助容量（ＳＣ）の他方
の電極は、次行のゲートライン（Ｘ２〜Ｘｍ）に接続さ
れている。
【０００６】
【発明が解決しようとする課題】図３から明らかなよう
に従来例では、ｍ行目（走査順によっては第１行目）の
画素は補助容量が形成されていなかった。即ち、ＴＦＴ
（Ｓ）がｍ行目のゲートライン（ＸM）により走査され
る画素では、次行のゲートラインにより補助容量を形成
することができなかった。そのため、ｍ行目の画素で
は、１から（ｍ−１）行の画素にくらべ表示品位が劣る
ため、画面に線状の劣化が生じていた。
に従来例では、ｍ行目（走査順によっては第１行目）の
画素は補助容量が形成されていなかった。即ち、ＴＦＴ
（Ｓ）がｍ行目のゲートライン（ＸM）により走査され
る画素では、次行のゲートラインにより補助容量を形成
することができなかった。そのため、ｍ行目の画素で
は、１から（ｍ−１）行の画素にくらべ表示品位が劣る
ため、画面に線状の劣化が生じていた。
【０００７】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、ｍ行のゲートラインとｎ列のドレインライ
ンが交差して配置され、薄膜トランジスタを有した表示
電極がｍ行ｎ列に形成された第１の基板と、対向電極を
有した第２の基板が、液晶層を挟んで貼り合わされてな
る液晶表示装置において、前記１行目から（ｍ−１）行
目の表示電極は、それぞれ前記２行目からｍ行目のゲー
トラインに一部重畳されて、（ｍ−１）行ｎ列の補助容
量を形成し、前記ｍ行目の表示電極は、独立に形成され
た補助容量電極に重畳されてｍ行目の補助容量を形成
し、この補助容量電極は前記対向電極に接続される構成
である。
みて成され、ｍ行のゲートラインとｎ列のドレインライ
ンが交差して配置され、薄膜トランジスタを有した表示
電極がｍ行ｎ列に形成された第１の基板と、対向電極を
有した第２の基板が、液晶層を挟んで貼り合わされてな
る液晶表示装置において、前記１行目から（ｍ−１）行
目の表示電極は、それぞれ前記２行目からｍ行目のゲー
トラインに一部重畳されて、（ｍ−１）行ｎ列の補助容
量を形成し、前記ｍ行目の表示電極は、独立に形成され
た補助容量電極に重畳されてｍ行目の補助容量を形成
し、この補助容量電極は前記対向電極に接続される構成
である。
【０００８】
【作用】ｍ行目のゲートラインの外側に、補助容量ライ
ンとして、（ｍ＋１）行目の行ラインを形成し、その各
列ごとを補助容量電極として、表示電極に重畳させるこ
とにより、ｍ行目の補助容量が蓄積容量型に形成され
る。
ンとして、（ｍ＋１）行目の行ラインを形成し、その各
列ごとを補助容量電極として、表示電極に重畳させるこ
とにより、ｍ行目の補助容量が蓄積容量型に形成され
る。
【０００９】
【実施例】続いて、本発明の実施例を説明する。図１に
ＴＦＴ基板の配線を示す。行方向に延在配置されたｍ本
のゲートライン（Ｘ１〜Ｘｍ）及び１本の補助容量ライ
ン（Ｘｓｃ）と、列方向に延在配置されたｎ本のドレイ
ンライン（Ｙ１〜Ｙｎ）が交差して配置されている。ゲ
ートライン（Ｘ１〜Ｘｍ）とドレインライン（Ｙ１〜Ｙ
ｎ）の交点には、ＴＦＴ（ＳＥ）がが形成されており、
ＴＦＴ（ＳＥ）のソース側は液晶容量（ＬＣ）及び補助
容量（ＳＣ）の一方の電極である表示電極に接続されて
いる。液晶容量（ＬＣ）の他方の電極は不図示の対向電
極であり、補助容量（ＳＣ）の他方の電極は、１行目か
ら（ｍ−１）行目の画素については次行のゲートライン
（Ｘ２〜Ｘｍ）に接続され、ｍ行目の画素にいては補助
容量ライン（Ｘｓｃ）に接続されている。更に、補助容
量ライン（Ｘｓｃ）は対極パッド（ＣＰ）に接続され
る。対極パッド（ＣＰ）は対向電極との接続のために、
導電ペーストを接続するために設けられており、補助容
量ライン（Ｘｓｃ）は対向電極の電位に設定される。
ＴＦＴ基板の配線を示す。行方向に延在配置されたｍ本
のゲートライン（Ｘ１〜Ｘｍ）及び１本の補助容量ライ
ン（Ｘｓｃ）と、列方向に延在配置されたｎ本のドレイ
ンライン（Ｙ１〜Ｙｎ）が交差して配置されている。ゲ
ートライン（Ｘ１〜Ｘｍ）とドレインライン（Ｙ１〜Ｙ
ｎ）の交点には、ＴＦＴ（ＳＥ）がが形成されており、
ＴＦＴ（ＳＥ）のソース側は液晶容量（ＬＣ）及び補助
容量（ＳＣ）の一方の電極である表示電極に接続されて
いる。液晶容量（ＬＣ）の他方の電極は不図示の対向電
極であり、補助容量（ＳＣ）の他方の電極は、１行目か
ら（ｍ−１）行目の画素については次行のゲートライン
（Ｘ２〜Ｘｍ）に接続され、ｍ行目の画素にいては補助
容量ライン（Ｘｓｃ）に接続されている。更に、補助容
量ライン（Ｘｓｃ）は対極パッド（ＣＰ）に接続され
る。対極パッド（ＣＰ）は対向電極との接続のために、
導電ペーストを接続するために設けられており、補助容
量ライン（Ｘｓｃ）は対向電極の電位に設定される。
【００１０】図２は（ｍ−１）行１列とｍ行１列の画素
部の拡大平面図である。図の横方向には、ゲートライン
（Ｘｍ−１，Ｘｍ）及び補助容量ライン（Ｘｓｃ）が、
例えばＣｒのスパッタリング及びフォトエッチによりパ
ターン形成されている。これらライン（Ｘｍ−１，Ｘ
ｍ，Ｘｓｃ）は、補助容量（ＳＣ）の形成のために一部
が表示電極（１０）に重畳される。ゲートライン（Ｘｍ
−１，Ｘｍ）は一部がゲート電極（１１）となってお
り、補助容量ライン（Ｘｓｃ）は対極パッド（ＣＰ）に
接続されている。図示は省略したが、ゲート電極（１
１）上にはＳｉＮXなどのゲート絶縁膜を介して、チャ
ンネル・コンタクト層となるアモルファスシリコンなど
の非単結晶シリコンが積層されている。絶縁膜を介して
ゲートライン（Ｘｍ−１，Ｘｍ）及び補助容量ライン
（Ｘｓｃ）に交差して配置されたドレインライン（Ｙ
１）、及び、ソース・ドレイン電極（１２，１３）は、
例えば、Ａｌ／Ｍｏのスパッタリング及びフォトエッチ
によりパターン形成されている。表示電極（１０）はＩ
ＴＯによりパターン形成されており、一部がゲートライ
ン（Ｘｍ−１，Ｘｍ）または補助容量ライン（Ｘｓｃ）
に重畳して、補助容量（ＳＣ）を形成している。補助容
量（ＳＣ）は１行目から（ｍ−１）行目の画素について
は付加容量型に、ｍ行目の画素については蓄積容量型に
形成されている。
部の拡大平面図である。図の横方向には、ゲートライン
（Ｘｍ−１，Ｘｍ）及び補助容量ライン（Ｘｓｃ）が、
例えばＣｒのスパッタリング及びフォトエッチによりパ
ターン形成されている。これらライン（Ｘｍ−１，Ｘ
ｍ，Ｘｓｃ）は、補助容量（ＳＣ）の形成のために一部
が表示電極（１０）に重畳される。ゲートライン（Ｘｍ
−１，Ｘｍ）は一部がゲート電極（１１）となってお
り、補助容量ライン（Ｘｓｃ）は対極パッド（ＣＰ）に
接続されている。図示は省略したが、ゲート電極（１
１）上にはＳｉＮXなどのゲート絶縁膜を介して、チャ
ンネル・コンタクト層となるアモルファスシリコンなど
の非単結晶シリコンが積層されている。絶縁膜を介して
ゲートライン（Ｘｍ−１，Ｘｍ）及び補助容量ライン
（Ｘｓｃ）に交差して配置されたドレインライン（Ｙ
１）、及び、ソース・ドレイン電極（１２，１３）は、
例えば、Ａｌ／Ｍｏのスパッタリング及びフォトエッチ
によりパターン形成されている。表示電極（１０）はＩ
ＴＯによりパターン形成されており、一部がゲートライ
ン（Ｘｍ−１，Ｘｍ）または補助容量ライン（Ｘｓｃ）
に重畳して、補助容量（ＳＣ）を形成している。補助容
量（ＳＣ）は１行目から（ｍ−１）行目の画素について
は付加容量型に、ｍ行目の画素については蓄積容量型に
形成されている。
【００１１】
【発明の効果】以上の説明から明らかな如く、付加容量
型の液晶表示装置において、アクティブマトリクスの第
１行または最終行を蓄積容量型に形成することにより、
全画素に補助容量を設置することができ、表示品位の良
好な均一な画像表示が可能となった。
型の液晶表示装置において、アクティブマトリクスの第
１行または最終行を蓄積容量型に形成することにより、
全画素に補助容量を設置することができ、表示品位の良
好な均一な画像表示が可能となった。
【図１】本発明の実施例に係る液晶表示装置の平面図で
ある。
ある。
【図２】本発明の実施例に係る液晶表示装置の平面図で
ある。
ある。
【図３】従来例に係る液晶表示装置の製造方法を説明す
る断面図である。
る断面図である。
１０ 表示電極 １１ ゲート電極 １２ ドレイン電極 １３ ソース電極 Ｘ１〜Ｘｍ ゲートライン Ｘｓｃ 補助容量ライン Ｙ１〜Ｙｎ ドレインライン ＳＥ ＴＦＴ ＬＣ 液晶容量 ＳＣ 補助容量 ＣＰ 対極パッド
Claims (2)
- 【請求項１】 ｍ行のゲートラインとｎ列のドレインラ
インが交差して配置され、薄膜トランジスタを有した表
示電極が（ｍ×ｎ）行列に形成された第１の基板と、対
向電極を有した第２の基板が、液晶層を挟んで貼り合わ
されてなる液晶表示装置において、 前記１行目から（ｍ−１）行目の表示電極は、それぞれ
前記２行目からｍ行目のゲートラインに一部重畳され
て、（ｍ−１）×ｎ行列の補助容量を形成し、前記ｍ行
目の表示電極は、独立に形成された補助容量電極に重畳
されて、ｍ行目の補助容量を形成することを特徴とする
液晶表示装置。 - 【請求項２】 前記補助容量電極は、前記対向電極に接
続されることを特徴する請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26111793A JPH07114045A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26111793A JPH07114045A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07114045A true JPH07114045A (ja) | 1995-05-02 |
Family
ID=17357333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26111793A Pending JPH07114045A (ja) | 1993-10-19 | 1993-10-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590550B2 (en) | 2000-03-02 | 2003-07-08 | Hitachi, Ltd. | Liquid crystal display device having stabilized pixel electrode potentials |
| US6680720B1 (en) | 1999-01-11 | 2004-01-20 | Lg. Phillips Lcd Co., Ltd. | Apparatus for driving liquid crystal display |
| JP2014179627A (ja) * | 2008-09-30 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1993
- 1993-10-19 JP JP26111793A patent/JPH07114045A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680720B1 (en) | 1999-01-11 | 2004-01-20 | Lg. Phillips Lcd Co., Ltd. | Apparatus for driving liquid crystal display |
| US6590550B2 (en) | 2000-03-02 | 2003-07-08 | Hitachi, Ltd. | Liquid crystal display device having stabilized pixel electrode potentials |
| JP2014179627A (ja) * | 2008-09-30 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9048147B2 (en) | 2008-09-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9563094B2 (en) | 2008-09-30 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05188395A (ja) | 液晶表示素子 | |
| JPH05303114A (ja) | 液晶表示素子 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH0333724A (ja) | 液晶表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP3322948B2 (ja) | 表示装置用アレイ基板及び液晶表示装置 | |
| JPH0614154B2 (ja) | 液晶マトリクスパネル | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JP3778411B2 (ja) | アクティブマトリックス型液晶表示装置およびその画素欠陥修正方法 | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| TW200528793A (en) | Array substrate for flat display device | |
| JPH05119347A (ja) | 液晶表示装置 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04280228A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH032731A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH07244296A (ja) | アクティブ・マトリクス駆動型液晶表示装置 |