JPH0646520B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0646520B2 JPH0646520B2 JP60023182A JP2318285A JPH0646520B2 JP H0646520 B2 JPH0646520 B2 JP H0646520B2 JP 60023182 A JP60023182 A JP 60023182A JP 2318285 A JP2318285 A JP 2318285A JP H0646520 B2 JPH0646520 B2 JP H0646520B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- check bit
- circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、誤り検出・訂正（以下「ＥＣＣ」という）機
能を備えた半導体記憶装置に関するものである。
能を備えた半導体記憶装置に関するものである。
近来、半導体記憶装置の高集積化に伴い、α粒子の入射
によるメモリセルの誤動作、すなわち、ソフトエラーが
問題となっている。この対策として、ＥＣＣ機能を同一
半導体基板上に備えたオンチップＥＣＣが行なわれてい
る。
によるメモリセルの誤動作、すなわち、ソフトエラーが
問題となっている。この対策として、ＥＣＣ機能を同一
半導体基板上に備えたオンチップＥＣＣが行なわれてい
る。
第４図に従来のオンチップＥＣＣ半導体記憶装置の回路
例を示す。第４図において、１はデータ・ビットａが入
力される入力端子、２はデータ・ビットａからライト・
チェック・ビットｂを発生するライト・チェック・ビッ
ト発生回路、３はデータ・ビットａとライト・チェック
・ビットｂとを入力して記憶し，必要に応じて出力する
メモリセル・アレイ、３ａはデータ・ビットａを入力し
ストアするデータ・ビット・アレイ、３ｂはライト・チ
ェック・ビットｂを入力しストアするチェック・ビット
・アレイ、４はデータ・ビットｃを入力し新たなチェッ
ク・ビットｅを出力するリード・チェック・ビット発生
回路、５は排他的論理和の機能を有しシンドロームｆを
出力するシンドローム発生回路、６はシンドロームｆを
デコードしシンドロームデコードデータｇを出力するシ
ンドロームデコーダ、７はシンドロームデコードデータ
ｇによりデータ・ビットｃおよびチェック・ビットｄを
訂正し訂正データｈおよび外部出力用データｉを出力す
るデータ訂正回路、８は外部へ出力する外部出力データ
ｊを選択するアドレスデコーダ、９は外部出力データｊ
を出力するための出力端子である。
例を示す。第４図において、１はデータ・ビットａが入
力される入力端子、２はデータ・ビットａからライト・
チェック・ビットｂを発生するライト・チェック・ビッ
ト発生回路、３はデータ・ビットａとライト・チェック
・ビットｂとを入力して記憶し，必要に応じて出力する
メモリセル・アレイ、３ａはデータ・ビットａを入力し
ストアするデータ・ビット・アレイ、３ｂはライト・チ
ェック・ビットｂを入力しストアするチェック・ビット
・アレイ、４はデータ・ビットｃを入力し新たなチェッ
ク・ビットｅを出力するリード・チェック・ビット発生
回路、５は排他的論理和の機能を有しシンドロームｆを
出力するシンドローム発生回路、６はシンドロームｆを
デコードしシンドロームデコードデータｇを出力するシ
ンドロームデコーダ、７はシンドロームデコードデータ
ｇによりデータ・ビットｃおよびチェック・ビットｄを
訂正し訂正データｈおよび外部出力用データｉを出力す
るデータ訂正回路、８は外部へ出力する外部出力データ
ｊを選択するアドレスデコーダ、９は外部出力データｊ
を出力するための出力端子である。
次にこのような構成された装置の動作について説明す
る。入力端子１に入力されたｍｏビットのデータ・ビッ
トａの書き込み時に、ライト・チェック・ビット発生回
路２により、データ・ビットａを含む複数ビット（ｍビ
ットとする）のデータ・ビットに対してライト・チェッ
ク・ビット（ｋビットとする）ｂを発生させ、このライ
ト・チェック・ビットｂおよびｍビットのデータ・ビッ
トをメモリセル・アレイ３に書き込む。
る。入力端子１に入力されたｍｏビットのデータ・ビッ
トａの書き込み時に、ライト・チェック・ビット発生回
路２により、データ・ビットａを含む複数ビット（ｍビ
ットとする）のデータ・ビットに対してライト・チェッ
ク・ビット（ｋビットとする）ｂを発生させ、このライ
ト・チェック・ビットｂおよびｍビットのデータ・ビッ
トをメモリセル・アレイ３に書き込む。
メモリセル・アレイ３からのデータ読み出し時にｍビッ
トのデータ・ビットｃとｋビットのライト・チェック・
ビットｄを同時に読み出し、リード・チェック・ビット
発生回路４により、このｍビットのデータ・ビットｃか
ら新たなチェック・ビットとしてのリード・チェック・
ビットｅを発生させる。次にシンドローム発生回路５に
より、このリード・チェック・ビットｅとメモリセル・
アレイ３から読み出されたライト・チェック・ビットｄ
とのビット毎の排他的論理和をとる。この結果、すべて
のビットが「０」となれば誤りなし、そうでなければ誤
りありと判定する。すべてのビットが「０」ということ
は、ｋビットのリード・チェック・ビットｅとライト・
チェック・ビットｄとが一致していることを意味する。
上述した排他的論理和のデータをシンドロームと呼ぶ。
シンドロームはｋビットからなるデータ列である。シン
ドローム発生回路５はシンドロームｆをシンドロームデ
コーダ６へ出力する。
トのデータ・ビットｃとｋビットのライト・チェック・
ビットｄを同時に読み出し、リード・チェック・ビット
発生回路４により、このｍビットのデータ・ビットｃか
ら新たなチェック・ビットとしてのリード・チェック・
ビットｅを発生させる。次にシンドローム発生回路５に
より、このリード・チェック・ビットｅとメモリセル・
アレイ３から読み出されたライト・チェック・ビットｄ
とのビット毎の排他的論理和をとる。この結果、すべて
のビットが「０」となれば誤りなし、そうでなければ誤
りありと判定する。すべてのビットが「０」ということ
は、ｋビットのリード・チェック・ビットｅとライト・
チェック・ビットｄとが一致していることを意味する。
上述した排他的論理和のデータをシンドロームと呼ぶ。
シンドロームはｋビットからなるデータ列である。シン
ドローム発生回路５はシンドロームｆをシンドロームデ
コーダ６へ出力する。
上述したシンドロームｆには誤りビットの位置情報が含
まれており、これをシンドロームデコーダ６によりデコ
ードすることにより、どのビットが誤りであるかが分か
る。これに従って、データ訂正回路７において、ｍビッ
トのデータ・ビットｃとｋビットのチェック・ビットｄ
のうちの誤りビットを訂正、すなわち、反転する。一般
には、ｍビットの訂正されたデータ群中外部データ出力
となるのはｍｏビットである。この場合、ｍｏ≦ｍビッ
トである。従ってアドレスデコーダ８から出力される外
部出力はデータｊは、アドレスデコーダ８に入力される
アドレス情報ｋにしたがって選択され、出力される。ア
ドレスデコーダ８は、多くの場合、アクセス用のデコー
ダ（図示されない）と大部分を兼用することができる。
まれており、これをシンドロームデコーダ６によりデコ
ードすることにより、どのビットが誤りであるかが分か
る。これに従って、データ訂正回路７において、ｍビッ
トのデータ・ビットｃとｋビットのチェック・ビットｄ
のうちの誤りビットを訂正、すなわち、反転する。一般
には、ｍビットの訂正されたデータ群中外部データ出力
となるのはｍｏビットである。この場合、ｍｏ≦ｍビッ
トである。従ってアドレスデコーダ８から出力される外
部出力はデータｊは、アドレスデコーダ８に入力される
アドレス情報ｋにしたがって選択され、出力される。ア
ドレスデコーダ８は、多くの場合、アクセス用のデコー
ダ（図示されない）と大部分を兼用することができる。
ライト・チェック・ビット発生回路２，リード・チェッ
ク・ビット発生回路４は、ｍビットのデータ・ビットか
ら誤り検出・訂正符号の構成にしたがってチェック・ビ
ットを生成する回路であり、論理操作は両者同じである
ので、同一回路で兼用する方式もある。また、シンドロ
ーム発生回路５は、前述したように、メモリセル・アレ
イ３から読み出されたライト・チェック・ビットｄとリ
ード・チェック・ビット発生回路４においてデータ・ビ
ットｃから新たに発生したリード・チェック・ビットｅ
とのビット毎の排他的論理和をとる回路である。シンド
ロームデコーダ６は、ｋビットのシンドロームｆをｍビ
ットのデータ・ビットｃおよびｋビットのライト・チェ
ック・ビットｄのうちの誤りビットを指定するｍ＋ｋビ
ットの符号に変換するデコーダであり、たとえば、ｍ＋
ｋビットのうち、誤りビット位置のみ「１」で他は
「０」となる出力を得る。データ訂正回路７は、シンド
ロームデコーダ６から出力されるシンドロームデコード
データｇと訂正されるべきデータ・ビットｃおよびライ
ト・チェック・ビットｄとのビット毎の排他的論理和を
とる回路であり、これにより、誤りビットのみデータが
反転、すなわち、誤りが訂正される。誤りを訂正された
ｍ＋ｋビットの訂正データｈは、再び、メモリセル・ア
レイ３中の所定の位置に書き込まれる。さらに、訂正さ
れたｍビットのデータ・ビットｉ中アクセスされたｍｏ
ビットのデータ・ビットがアドレスデコーダ８により選
択され、外部出力データｊとなる。
ク・ビット発生回路４は、ｍビットのデータ・ビットか
ら誤り検出・訂正符号の構成にしたがってチェック・ビ
ットを生成する回路であり、論理操作は両者同じである
ので、同一回路で兼用する方式もある。また、シンドロ
ーム発生回路５は、前述したように、メモリセル・アレ
イ３から読み出されたライト・チェック・ビットｄとリ
ード・チェック・ビット発生回路４においてデータ・ビ
ットｃから新たに発生したリード・チェック・ビットｅ
とのビット毎の排他的論理和をとる回路である。シンド
ロームデコーダ６は、ｋビットのシンドロームｆをｍビ
ットのデータ・ビットｃおよびｋビットのライト・チェ
ック・ビットｄのうちの誤りビットを指定するｍ＋ｋビ
ットの符号に変換するデコーダであり、たとえば、ｍ＋
ｋビットのうち、誤りビット位置のみ「１」で他は
「０」となる出力を得る。データ訂正回路７は、シンド
ロームデコーダ６から出力されるシンドロームデコード
データｇと訂正されるべきデータ・ビットｃおよびライ
ト・チェック・ビットｄとのビット毎の排他的論理和を
とる回路であり、これにより、誤りビットのみデータが
反転、すなわち、誤りが訂正される。誤りを訂正された
ｍ＋ｋビットの訂正データｈは、再び、メモリセル・ア
レイ３中の所定の位置に書き込まれる。さらに、訂正さ
れたｍビットのデータ・ビットｉ中アクセスされたｍｏ
ビットのデータ・ビットがアドレスデコーダ８により選
択され、外部出力データｊとなる。
次に上記のようなオンチップＥＣＣ機能を備えた半導体
記憶装置の機能テストについて説明する。主な機能テス
トとして、 (a)データ・ビット・アレイ３ａ (b)チェック・ビット・アレイ３ｂ (c)ＥＣＣ回路系 の３者が対象となる。(a)はＥＣＣ機能を停止させるこ
とにより実現でき、(b)はチェック・ビット・アレイ３
ｂを外部から直接アクセス可能にすれば実現できる。し
かし、(c)については、有効な手段がない。
記憶装置の機能テストについて説明する。主な機能テス
トとして、 (a)データ・ビット・アレイ３ａ (b)チェック・ビット・アレイ３ｂ (c)ＥＣＣ回路系 の３者が対象となる。(a)はＥＣＣ機能を停止させるこ
とにより実現でき、(b)はチェック・ビット・アレイ３
ｂを外部から直接アクセス可能にすれば実現できる。し
かし、(c)については、有効な手段がない。
従来のオンチップＥＣＣ付半導体記憶装置は以上のよう
に構成されているので、ＥＣＣ回路系のみの機能テスト
を行なうことができないという問題があった。
に構成されているので、ＥＣＣ回路系のみの機能テスト
を行なうことができないという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ＥＣＣ回路系の機能をテストで
きるテストモードを備えた半導体記憶装置を提供するこ
とにある。
の目的とするところは、ＥＣＣ回路系の機能をテストで
きるテストモードを備えた半導体記憶装置を提供するこ
とにある。
このような問題点を解決するために本発明は、ライト・
チェック・ビットを一時記憶しておくためのライト・チ
ェック・ビット・ラッチ回路と、シンドローム発生回路
へ入力するデータを制御信号に従って切り替える第１の
切替手段と、リード・チェック・ビット発生回路へ入力
するデータを制御信号に従って切り替える第２の切替手
段とを設けるようにしたものである。
チェック・ビットを一時記憶しておくためのライト・チ
ェック・ビット・ラッチ回路と、シンドローム発生回路
へ入力するデータを制御信号に従って切り替える第１の
切替手段と、リード・チェック・ビット発生回路へ入力
するデータを制御信号に従って切り替える第２の切替手
段とを設けるようにしたものである。
本発明においては、第２の切替手段から出力される仮想
データによりＥＣＣ回路系の機能テストが行なわれる。
データによりＥＣＣ回路系の機能テストが行なわれる。
本発明に係わる半導体記憶装置の一実施例を第１図に示
す。第１図において、１０はリード・チェック・ビット
発生回路４に入力されるデータを制御信号により切り替
える第２の切替手段としての入力切替回路、１１はライ
ト・チェック・ビットを一時記憶しておくためのライト
・チェック・ビット・ラッチ回路、１２はシンドローム
発生回路５に入力されるデータを制御信号により切り替
える第１の切替手段としてのチェック・ビット切替回路
である。第１図において第４図と同一部分又は相当部分
には同一符号が付してある。構成上、本装置が第４図に
示した従来の半導体記憶装置と異なる所は、上述した入
力切替回路１０とライト・チェック・ビット・ラッチ１
１とチェック・ビット切替回路１２との３つの回路であ
る。
す。第１図において、１０はリード・チェック・ビット
発生回路４に入力されるデータを制御信号により切り替
える第２の切替手段としての入力切替回路、１１はライ
ト・チェック・ビットを一時記憶しておくためのライト
・チェック・ビット・ラッチ回路、１２はシンドローム
発生回路５に入力されるデータを制御信号により切り替
える第１の切替手段としてのチェック・ビット切替回路
である。第１図において第４図と同一部分又は相当部分
には同一符号が付してある。構成上、本装置が第４図に
示した従来の半導体記憶装置と異なる所は、上述した入
力切替回路１０とライト・チェック・ビット・ラッチ１
１とチェック・ビット切替回路１２との３つの回路であ
る。
これら３つの回路の機能について説明する。まず入力切
替回路１０について説明する。この回路は制御信号ＴＥ
にしたがって次のような動作をする。ノーマルモード
時、すなわち、ＴＥ＝「Ｌ」の時は、リード・チェック
・ビット発生回路４にデータ・ビット・アレイ３ａから
出力されるデータ・ビットｃを入力し、通常のＥＣＣ動
作を行なう。テストモード時、すなわち、ＴＥ＝「Ｈ」
の時は、リード・チェック・ビット発生回路４に，ある
固定データ、たとえば、すべてのビットが「０」である
ようなデータ（以下「全ビット＝０」と略称する）を入
力する。これにより、テストモード時には、データ・ビ
ット・アレイ３ａの良／不良に関わらず、あるきまった
仮想データ、たとえば、全ビット＝０をリード・チェッ
ク・ビット発生回路４に入力することができる。この回
路の具体例を第２図に示す。第２図において、Ａ１〜Ａ
ｍはｍビットのデータ・ビットｃが入力される入力端
子、２０は制御信号ＴＥが入力される入力端子である。
替回路１０について説明する。この回路は制御信号ＴＥ
にしたがって次のような動作をする。ノーマルモード
時、すなわち、ＴＥ＝「Ｌ」の時は、リード・チェック
・ビット発生回路４にデータ・ビット・アレイ３ａから
出力されるデータ・ビットｃを入力し、通常のＥＣＣ動
作を行なう。テストモード時、すなわち、ＴＥ＝「Ｈ」
の時は、リード・チェック・ビット発生回路４に，ある
固定データ、たとえば、すべてのビットが「０」である
ようなデータ（以下「全ビット＝０」と略称する）を入
力する。これにより、テストモード時には、データ・ビ
ット・アレイ３ａの良／不良に関わらず、あるきまった
仮想データ、たとえば、全ビット＝０をリード・チェッ
ク・ビット発生回路４に入力することができる。この回
路の具体例を第２図に示す。第２図において、Ａ１〜Ａ
ｍはｍビットのデータ・ビットｃが入力される入力端
子、２０は制御信号ＴＥが入力される入力端子である。
次にライト・チェック・ビット・ラッチ回路１１につい
て説明する。この回路は、書き込み動作時に発生したラ
イト・チェック・ビットを一時記憶しておくラッチ回路
である。この内容は、書き込み動作を行なう毎に書き替
えられる。
て説明する。この回路は、書き込み動作時に発生したラ
イト・チェック・ビットを一時記憶しておくラッチ回路
である。この内容は、書き込み動作を行なう毎に書き替
えられる。
次にチェック・ビット切替回路１２について説明する。
この回路は、制御信号ＴＥにしたがって次のような動作
をする。ノーマルモード時、すなわち、ＴＥ＝「Ｌ」の
時は、チェック・ビット・アレイ３ｂからのライト・チ
ェック・ビットｄを入力し、通常のＥＣＣ動作を行な
う。テストモード時、すなわち、ＴＥ＝「Ｈ」の時は、
シンドローム発生回路５にライト・チェック・ビット・
ラッチ回路１１からのデータ、すなわち、直前の書き込
み動作時に発生したライト・チェック・ビットを入力す
る。この回路の具体例を第３図に示す。第３図におい
て、Ｂはｋビットのライト・チェック・ビットが入力さ
れる入力端子、３０は制御信号ＴＥが入力される入力端
子である。
この回路は、制御信号ＴＥにしたがって次のような動作
をする。ノーマルモード時、すなわち、ＴＥ＝「Ｌ」の
時は、チェック・ビット・アレイ３ｂからのライト・チ
ェック・ビットｄを入力し、通常のＥＣＣ動作を行な
う。テストモード時、すなわち、ＴＥ＝「Ｈ」の時は、
シンドローム発生回路５にライト・チェック・ビット・
ラッチ回路１１からのデータ、すなわち、直前の書き込
み動作時に発生したライト・チェック・ビットを入力す
る。この回路の具体例を第３図に示す。第３図におい
て、Ｂはｋビットのライト・チェック・ビットが入力さ
れる入力端子、３０は制御信号ＴＥが入力される入力端
子である。
このような機能を有する回路により構成される装置のＥ
ＣＣテストモードの動作を以下に説明する。何らかの方
法、たとえば、ＥＣＣ機能を一時的に停止する方法によ
り、データ・ビット・アレイ３ａ，チェック・ビット・
アレイ３ｂの動作テストが完了している、すなわち、メ
モリセル・アレイ３はすべて良品であることを確認して
いるものとする。テストモード時にリード・チェック・
ビット発生回路４に全ビット＝０のデータが入力された
場合、この仮想データに対するリード・チェック・ビッ
トｅが発生される。したがって、その直前のライト動作
時に同じＥＣＣ回路系のデータ・ビットに全ビット＝０
のデータを書き込んでおくと、ＥＣＣ回路系が正常に動
作していれば、対象となっているデータ・ビットのいず
れに対してもデータ訂正は行なわれず、訂正データｈは
すべて「０」となる。直前の書き込み時に，あるビット
のみ「１」で他は「０」のデータを書き込んだ場合、
「１」を書き込んだビット位置に対してデータ訂正が行
なわれるはずであり、訂正データｈがすべて「０」とな
っていれば、ＥＣＣ回路系は正常に動作していることに
なる。このように仮想データを用いることにより、ＥＣ
Ｃ回路系の機能テストを容易に行なうことができる。
ＣＣテストモードの動作を以下に説明する。何らかの方
法、たとえば、ＥＣＣ機能を一時的に停止する方法によ
り、データ・ビット・アレイ３ａ，チェック・ビット・
アレイ３ｂの動作テストが完了している、すなわち、メ
モリセル・アレイ３はすべて良品であることを確認して
いるものとする。テストモード時にリード・チェック・
ビット発生回路４に全ビット＝０のデータが入力された
場合、この仮想データに対するリード・チェック・ビッ
トｅが発生される。したがって、その直前のライト動作
時に同じＥＣＣ回路系のデータ・ビットに全ビット＝０
のデータを書き込んでおくと、ＥＣＣ回路系が正常に動
作していれば、対象となっているデータ・ビットのいず
れに対してもデータ訂正は行なわれず、訂正データｈは
すべて「０」となる。直前の書き込み時に，あるビット
のみ「１」で他は「０」のデータを書き込んだ場合、
「１」を書き込んだビット位置に対してデータ訂正が行
なわれるはずであり、訂正データｈがすべて「０」とな
っていれば、ＥＣＣ回路系は正常に動作していることに
なる。このように仮想データを用いることにより、ＥＣ
Ｃ回路系の機能テストを容易に行なうことができる。
なお本実施例では、仮想データとして、固定データで全
ビット＝０である場合を示したが、これは固定で全ビッ
ト＝０でないデータでもよく、また、外部から与える可
変データでもよい。
ビット＝０である場合を示したが、これは固定で全ビッ
ト＝０でないデータでもよく、また、外部から与える可
変データでもよい。
また誤り訂正符号としてハミング符号を用いたＥＣＣの
場合を示したが、水平・垂直・パリティ・チェック方式
等の他の方式を用いたＥＣＣの場合であっても適用可能
である。
場合を示したが、水平・垂直・パリティ・チェック方式
等の他の方式を用いたＥＣＣの場合であっても適用可能
である。
以上説明したように本発明は、ライト・チェック・ビッ
トを一時記憶しておくためのライト・チェック・ビット
・ラッチ回路と、シンドローム発生回路へ入力するデー
タを制御信号に従って切り替える第１の切替手段と、リ
ード・チェック・ビット発生回路へ入力するデータを制
御信号に従って切り替える第２の切替手段とを設けるこ
とにより、ＥＣＣ回路系に仮想データを使用できるよう
にしたので、ＥＣＣ回路系の機能を独立にテストするこ
とができ、オンチップＥＣＣ付半導体記憶装置の機能テ
ストを容易に行なうことができる効果がある。
トを一時記憶しておくためのライト・チェック・ビット
・ラッチ回路と、シンドローム発生回路へ入力するデー
タを制御信号に従って切り替える第１の切替手段と、リ
ード・チェック・ビット発生回路へ入力するデータを制
御信号に従って切り替える第２の切替手段とを設けるこ
とにより、ＥＣＣ回路系に仮想データを使用できるよう
にしたので、ＥＣＣ回路系の機能を独立にテストするこ
とができ、オンチップＥＣＣ付半導体記憶装置の機能テ
ストを容易に行なうことができる効果がある。
第１図は本発明に係わる半導体記憶装置の一実施例を示
す回路図、第２図は本装置を構成する入力切替回路の詳
細回路図、第３図は本装置を構成するチェック・ビット
切替回路の詳細回路図、第４図は従来の半導体記憶装置
を示す回路図である。 １……入力端子、２……ライト・チェック・ビット発生
回路、３……メモリセル・アレイ、３ａ……データ・ビ
ット・アレイ、３ｂ……チェック・ビット・アレイ、４
……リード・チェック・ビット発生回路、５……シンド
ローム発生回路、６……シンドロームデコーダ、７……
データ訂正回路、８……アドレスデコーダ、９……出力
端子、１０……入力切替回路、１１……ライト・チェッ
ク・ビット・ラッチ回路、１２……チェック・ビット切
替回路。
す回路図、第２図は本装置を構成する入力切替回路の詳
細回路図、第３図は本装置を構成するチェック・ビット
切替回路の詳細回路図、第４図は従来の半導体記憶装置
を示す回路図である。 １……入力端子、２……ライト・チェック・ビット発生
回路、３……メモリセル・アレイ、３ａ……データ・ビ
ット・アレイ、３ｂ……チェック・ビット・アレイ、４
……リード・チェック・ビット発生回路、５……シンド
ローム発生回路、６……シンドロームデコーダ、７……
データ訂正回路、８……アドレスデコーダ、９……出力
端子、１０……入力切替回路、１１……ライト・チェッ
ク・ビット・ラッチ回路、１２……チェック・ビット切
替回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮武 秀司 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 堂坂 勝己 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 吉原 務 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭60−11952（ＪＰ，Ａ) 特開 昭56−163599（ＪＰ，Ａ) 特開 昭59−201296（ＪＰ，Ａ) 特開 昭56−68999（ＪＰ，Ａ) 実開 昭60−77100（ＪＰ，Ｕ) Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅ ｒｉｎｇ Ｍｉｄ−Ｍａｒｃｈ 1981 ｐ 33〜43
Claims (3)
- 【請求項１】同一基板上に誤り検出・訂正機能のための
ライト・チェック・ビット発生回路とリード・チェック
・ビット発生回路とシンドローム発生回路とを備えた半
導体記憶装置において、ライト・チェック・ビットを一
時記憶しておくためのライト・チェック・ビット・ラッ
チ回路と、前記シンドローム発生回路へチェック・ビッ
ト・アレイ出力あるいは前記ライト・チェック・ビット
・ラッチ回路出力のいずれかを制御信号に従って出力す
る第１の切替手段と、リード・チェック・ビット発生回
路へデータ・ビット・アレイ出力あるいは仮想データの
いずれかを制御信号に従って出力する第２の切替手段と
を備えたことを特徴とする半導体記憶装置。 - 【請求項２】第２の切替手段は、固定データを仮想デー
タとすることを特徴とする特許請求の範囲第１項記載の
半導体記憶装置。 - 【請求項３】第２の切替手段は、外部から入力されるデ
ータを仮想データとすることを特徴とする特許請求の範
囲第１項記載の半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023182A JPH0646520B2 (ja) | 1985-02-07 | 1985-02-07 | 半導体記憶装置 |
| US06/825,869 US4730320A (en) | 1985-02-07 | 1986-02-04 | Semiconductor memory device |
| DE19863603926 DE3603926A1 (de) | 1985-02-07 | 1986-02-07 | Halbleiter-speicherelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60023182A JPH0646520B2 (ja) | 1985-02-07 | 1985-02-07 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61182151A JPS61182151A (ja) | 1986-08-14 |
| JPH0646520B2 true JPH0646520B2 (ja) | 1994-06-15 |
Family
ID=12103501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60023182A Expired - Lifetime JPH0646520B2 (ja) | 1985-02-07 | 1985-02-07 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646520B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585235B2 (ja) * | 1986-11-12 | 1997-02-26 | 株式会社日立製作所 | メモリ |
| JPH01201736A (ja) * | 1988-02-08 | 1989-08-14 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
1985
- 1985-02-07 JP JP60023182A patent/JPH0646520B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇＭｉｄ−Ｍａｒｃｈ１９８１ｐ３３〜４３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61182151A (ja) | 1986-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US7328377B1 (en) | Error correction for programmable logic integrated circuits | |
| US6584543B2 (en) | Reconfigurable memory with selectable error correction storage | |
| US5917838A (en) | Fault tolerant memory system | |
| JP2001249854A (ja) | メモリ設計のための共有式誤り訂正 | |
| JPH087721B2 (ja) | エラー検出／訂正機構を有するデータ処理システム | |
| JPH0743678B2 (ja) | フオールト・トレラント・メモリ・システム | |
| JPS6273500A (ja) | 半導体記憶装置 | |
| US5432802A (en) | Information processing device having electrically erasable programmable read only memory with error check and correction circuit | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| US5633882A (en) | Error detection and correction circuit | |
| US6631489B2 (en) | Cache memory and system with partial error detection and correction of MESI protocol | |
| JPS62242258A (ja) | 記憶装置 | |
| JPS61182151A (ja) | 半導体記憶装置 | |
| EP0327309A2 (en) | Memory apparatus having error correction function | |
| JPS60167051A (ja) | 記憶装置 | |
| JPH0690879B2 (ja) | 半導体記憶装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| JPS61192100A (ja) | 半導体記憶装置 | |
| JPS61261896A (ja) | 半導体記憶装置 | |
| JP2930239B2 (ja) | 記憶装置の障害検出方法及び記憶制御装置 | |
| JP2820124B2 (ja) | 主記憶装置 | |
| JPH02310752A (ja) | メモリ素子のアドレスチェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |