JPH0647945A - 集積回路の装着方法 - Google Patents
集積回路の装着方法Info
- Publication number
- JPH0647945A JPH0647945A JP20407292A JP20407292A JPH0647945A JP H0647945 A JPH0647945 A JP H0647945A JP 20407292 A JP20407292 A JP 20407292A JP 20407292 A JP20407292 A JP 20407292A JP H0647945 A JPH0647945 A JP H0647945A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- paste
- conductive paste
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 容易、かつ高精度に導電ペーストを塗布す
る。 【構成】 ペースト転写板２０上のペースト層２１から
半田バンプ１３の表面に導電性ペーストを付着させ、ペ
ースト付着層２０を形成する（１）。次に、集積回路チ
ップ１１を、セラミツク基板１２に対して位置決めする
（２）。位置決め終了後、集積回路チップ１１をセラミ
ツク基板１２上に乗載し、加熱する（３）。加熱される
と、導電ペーストが電極層１４上に焼付き、ペースト硬
化層２２ａと同時に半田バンプ１３による半田接合層１
３ａが形成される。
る。 【構成】 ペースト転写板２０上のペースト層２１から
半田バンプ１３の表面に導電性ペーストを付着させ、ペ
ースト付着層２０を形成する（１）。次に、集積回路チ
ップ１１を、セラミツク基板１２に対して位置決めする
（２）。位置決め終了後、集積回路チップ１１をセラミ
ツク基板１２上に乗載し、加熱する（３）。加熱される
と、導電ペーストが電極層１４上に焼付き、ペースト硬
化層２２ａと同時に半田バンプ１３による半田接合層１
３ａが形成される。
Description
【０００１】
【産業上の利用分野】本発明は、耐熱絶縁材料で形成さ
れる配線基板上にフリップチップ形の集積回路を半田バ
ンプによって装着する集積回路の装着方法に関する。
れる配線基板上にフリップチップ形の集積回路を半田バ
ンプによって装着する集積回路の装着方法に関する。
【０００２】
【従来の技術】従来から、プリンタやファクシミリ装置
などに用いるサーマルヘッドは、セラミック製配線基板
上にフリップチップ形の半導体集積回路を装着して小形
に構成している。図６は、従来からの集積回路の装着方
法の１例を示す。図６（１）は準備段階、図６（２）は
装着段階を示す。
などに用いるサーマルヘッドは、セラミック製配線基板
上にフリップチップ形の半導体集積回路を装着して小形
に構成している。図６は、従来からの集積回路の装着方
法の１例を示す。図６（１）は準備段階、図６（２）は
装着段階を示す。
【０００３】図６（１）において、集積回路チップ１を
セラミック基板２に装着するために、集積回路チップ１
側には半田バンプ３が形成される。セラミック基板２側
には、アルミニウムなどの層４が設けられ、半田バンプ
が接合される部分には、導電ペースト層５が塗布され
る。導電ペースト層５を塗布するのは、鉛と錫の合金で
ある半田がアルミニウムとはよく接合しないからであ
る。導電ペースト層５内には、銅（Ｃｕ）などの微粉末
が含まれ、硬化すると半田を付着させることができる。
セラミック基板２に装着するために、集積回路チップ１
側には半田バンプ３が形成される。セラミック基板２側
には、アルミニウムなどの層４が設けられ、半田バンプ
が接合される部分には、導電ペースト層５が塗布され
る。導電ペースト層５を塗布するのは、鉛と錫の合金で
ある半田がアルミニウムとはよく接合しないからであ
る。導電ペースト層５内には、銅（Ｃｕ）などの微粉末
が含まれ、硬化すると半田を付着させることができる。
【０００４】図６（２）は集積回路チップ１をセラミッ
ク基板２上に載置し、周囲から加熱している状態を示
す。図６（１）図示の導電ペースト層５は、加熱されて
ペースト硬化層５ａとなり、電極層４に強力に付着す
る。半田バンプ３は部分的に溶解し、ペースト硬化層５
ａとの間を接合する半田接合層３ａとなる。
ク基板２上に載置し、周囲から加熱している状態を示
す。図６（１）図示の導電ペースト層５は、加熱されて
ペースト硬化層５ａとなり、電極層４に強力に付着す
る。半田バンプ３は部分的に溶解し、ペースト硬化層５
ａとの間を接合する半田接合層３ａとなる。
【０００５】
【発明が解決しようとする課題】図６図示のような従来
からの集積回路の装着方法においては、セラミック状の
電極層４に導電ペースト層５を形成するように塗布する
必要がある。このような導電ペースト層５の塗布は、ス
クリーン印刷やメタルマスクによって行われている。導
電ペースト層５を塗布する位置がずれると、セラミック
基板２上の電極層４のパターンから外れたり、異なる電
極層４間を短絡したりする恐れがある。特に、スクリー
ン印刷においては、スクリーンを使用するので、そのメ
ッシュの大きさで塗布可能なパターンの密度が決定さ
れ、高密度のパターンを塗布することができない。ま
た、導電ペーストが飛散しやすい。メタルマスク印刷に
よる高密度のパターン塗布も可能であるけれども、セラ
ミック基板２とメタルマスクとの高精度な位置合わせが
必要であり、作業性が悪い。また、パターンが変われば
異なるメタルマスクを必要とし、高精度のメタルマスク
は高価である。
からの集積回路の装着方法においては、セラミック状の
電極層４に導電ペースト層５を形成するように塗布する
必要がある。このような導電ペースト層５の塗布は、ス
クリーン印刷やメタルマスクによって行われている。導
電ペースト層５を塗布する位置がずれると、セラミック
基板２上の電極層４のパターンから外れたり、異なる電
極層４間を短絡したりする恐れがある。特に、スクリー
ン印刷においては、スクリーンを使用するので、そのメ
ッシュの大きさで塗布可能なパターンの密度が決定さ
れ、高密度のパターンを塗布することができない。ま
た、導電ペーストが飛散しやすい。メタルマスク印刷に
よる高密度のパターン塗布も可能であるけれども、セラ
ミック基板２とメタルマスクとの高精度な位置合わせが
必要であり、作業性が悪い。また、パターンが変われば
異なるメタルマスクを必要とし、高精度のメタルマスク
は高価である。
【０００６】本発明の目的は、簡単に、かつ高精度で導
電性ペーストを配線基板上に塗布することができる集積
回路の装着方法を提供することである。
電性ペーストを配線基板上に塗布することができる集積
回路の装着方法を提供することである。
【０００７】
【課題を解決するための手段】本発明は、配線基板上に
集積回路を半田バンプによって装着する集積回路の装着
方法において、導電性ペーストを、集積回路の半田バン
プに付着させ、集積回路を配線基板上に載置して、半田
バンプに付着している導電性ペーストを配線基板の接続
用電極上に転写させ、加熱することによって、導電性ペ
ーストを接続用電極に焼付けると同時に半田バンプによ
る接合を行うことを特徴とする集積回路の装着方法であ
る。
集積回路を半田バンプによって装着する集積回路の装着
方法において、導電性ペーストを、集積回路の半田バン
プに付着させ、集積回路を配線基板上に載置して、半田
バンプに付着している導電性ペーストを配線基板の接続
用電極上に転写させ、加熱することによって、導電性ペ
ーストを接続用電極に焼付けると同時に半田バンプによ
る接合を行うことを特徴とする集積回路の装着方法であ
る。
【０００８】
【作用】本発明に従えば、導電ペーストは半田バンプに
付着させて集積回路を配線基板上に載置するときに接続
用電極上に転写される。加熱することによって、導電性
ペーストは接続用電極に焼付けられ、同時に半田バンプ
による接合が行われる。半田バンプに導電性ペーストを
付着させることは容易であり、高精度を要しない。付着
した導電性ペーストは、配線基板の接続用電極上に転写
され、半田バンプによる接合時に焼付けられる。これに
よって、導電性ペーストを高精度に接続用電極上に塗布
できる。スクリーン印刷や、メタルマスク印刷を行う必
要がないので、そのような方法の密度の制限を免れ、高
密度に半田バンプによる接合を行うことができる。
付着させて集積回路を配線基板上に載置するときに接続
用電極上に転写される。加熱することによって、導電性
ペーストは接続用電極に焼付けられ、同時に半田バンプ
による接合が行われる。半田バンプに導電性ペーストを
付着させることは容易であり、高精度を要しない。付着
した導電性ペーストは、配線基板の接続用電極上に転写
され、半田バンプによる接合時に焼付けられる。これに
よって、導電性ペーストを高精度に接続用電極上に塗布
できる。スクリーン印刷や、メタルマスク印刷を行う必
要がないので、そのような方法の密度の制限を免れ、高
密度に半田バンプによる接合を行うことができる。
【０００９】
【実施例】図１は、本発明の一実施例による集積回路の
装着方法を示す。図１（１）は導電性ペーストを半田バ
ンプに付着させる工程、図１（２）は配線基板と集積回
路との位置合わせ工程、図１（３）は集積回路を配線基
板に乗載して加熱する工程を示す。集積回路チップ１１
をセラミック基板１２上に装着するため、半田バンプ１
３がセラミック基板１２上で電極層１４に接合する部分
に、ペースト転写板２０上のペースト層２１から供給さ
れたペースト付着層２２が転写されて用いられる。
装着方法を示す。図１（１）は導電性ペーストを半田バ
ンプに付着させる工程、図１（２）は配線基板と集積回
路との位置合わせ工程、図１（３）は集積回路を配線基
板に乗載して加熱する工程を示す。集積回路チップ１１
をセラミック基板１２上に装着するため、半田バンプ１
３がセラミック基板１２上で電極層１４に接合する部分
に、ペースト転写板２０上のペースト層２１から供給さ
れたペースト付着層２２が転写されて用いられる。
【００１０】図１（１）では、ペースト転写板２０上に
一定の厚みとなるように形成されるペースト層２１に、
集積回路チップ１１に形成される半田バンプ１３の先端
を接触させ、ペースト付着層２２を形成する。半田バン
プ１３の表面にペースト付着層２２が形成された状態
で、図１（２）図示のように集積回路チップ１１とセラ
ミック基板１２との位置合わせを行う。図１（３）で
は、位置合わせされた状態で、集積回路チップ１１をセ
ラミック基板１２上に乗載し、たとえば１５０〜２５０
℃で数秒間加熱する。この加熱条件は、集積回路チップ
１１の特性上悪影響が生じない条件とする。この加熱に
よって、ペースト付着層２２から溶剤やバインダなどが
蒸発し、電極層１４上に焼付けられる。ペースト付着層
２２中には、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａ
ｇ）などの導電性材料粉末が含まれている。半田バンプ
１３は部分的に溶融して、ペースト硬化層２２ａ中の導
電性材料に接合し、半田接合層１３ａとなる。
一定の厚みとなるように形成されるペースト層２１に、
集積回路チップ１１に形成される半田バンプ１３の先端
を接触させ、ペースト付着層２２を形成する。半田バン
プ１３の表面にペースト付着層２２が形成された状態
で、図１（２）図示のように集積回路チップ１１とセラ
ミック基板１２との位置合わせを行う。図１（３）で
は、位置合わせされた状態で、集積回路チップ１１をセ
ラミック基板１２上に乗載し、たとえば１５０〜２５０
℃で数秒間加熱する。この加熱条件は、集積回路チップ
１１の特性上悪影響が生じない条件とする。この加熱に
よって、ペースト付着層２２から溶剤やバインダなどが
蒸発し、電極層１４上に焼付けられる。ペースト付着層
２２中には、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａ
ｇ）などの導電性材料粉末が含まれている。半田バンプ
１３は部分的に溶融して、ペースト硬化層２２ａ中の導
電性材料に接合し、半田接合層１３ａとなる。
【００１１】図２は、図１図示の集積回路チップ１１の
より詳細な断面構造を示す。集積回路チップ１１自体
は、半導体層３０、絶縁膜３１、Ａｌ配線層３２および
パッシベーション層３３によって構成される。半導体層
３０は、たとえばシリコン（Ｓｉ）などの半導体材料に
電子回路が集積されて構成され、二酸化珪素（Ｓｉ
Ｏ2）などの絶縁膜３１がその上を覆って保護する。Ａ
ｌ配線層３２は、半導体回路チップ１１内の内部配線に
使用される。パッシベーション層３３は、Ａｌ配線層３
２を含め、集積回路チップ１１の表面を保護する。
より詳細な断面構造を示す。集積回路チップ１１自体
は、半導体層３０、絶縁膜３１、Ａｌ配線層３２および
パッシベーション層３３によって構成される。半導体層
３０は、たとえばシリコン（Ｓｉ）などの半導体材料に
電子回路が集積されて構成され、二酸化珪素（Ｓｉ
Ｏ2）などの絶縁膜３１がその上を覆って保護する。Ａ
ｌ配線層３２は、半導体回路チップ１１内の内部配線に
使用される。パッシベーション層３３は、Ａｌ配線層３
２を含め、集積回路チップ１１の表面を保護する。
【００１２】半田バンプ１３は、Ａｌ配線層３２の表面
に形成され、クロム（Ｃｒ）層３４および銅（Ｃｕ）層
３５を介して共晶半田３６が球状に形成される。共晶半
田３６は、鉛（Ｐｂ）約４０％、錫（Ｓｎ）約６０％の
組成である。クロム層３４および銅層３５は、共晶半田
３６とＡｌ層３２との間の接合の信頼性を向上させるた
めに設けられる。
に形成され、クロム（Ｃｒ）層３４および銅（Ｃｕ）層
３５を介して共晶半田３６が球状に形成される。共晶半
田３６は、鉛（Ｐｂ）約４０％、錫（Ｓｎ）約６０％の
組成である。クロム層３４および銅層３５は、共晶半田
３６とＡｌ層３２との間の接合の信頼性を向上させるた
めに設けられる。
【００１３】図３は、セラミック基板１２のより詳細な
構成を示す。セラミック基板１２では、アルミナ（Ａｌ
2Ｏ3）などの耐熱性電気絶縁材料の基板上に、電極層１
４が形成される。セラミック基板１２と表面のＡｌ電極
層３８との間には、抵抗体層兼密着層３９が介在され
る。抵抗体層兼密着層３９は、セラミック基板１２上に
スパッタリング法などによって窒化タンタル（Ｔａ
3Ｎ4）を付着させて形成する。Ａｌ電極層３８は、抵抗
体層兼密着層３９上にさらにアルミニウム（Ａｌ）をス
パッタリング法によって付着させて形成する。このＡｌ
電極層３８は、ホトリソグラフィ法を用いて、電極形状
となるように加工する。なお、Ａｌ電極層３８の代わり
に、銅（Ｃｕ）の金属皮膜によって電極層を形成するよ
うにしてもよいことは勿論である。
構成を示す。セラミック基板１２では、アルミナ（Ａｌ
2Ｏ3）などの耐熱性電気絶縁材料の基板上に、電極層１
４が形成される。セラミック基板１２と表面のＡｌ電極
層３８との間には、抵抗体層兼密着層３９が介在され
る。抵抗体層兼密着層３９は、セラミック基板１２上に
スパッタリング法などによって窒化タンタル（Ｔａ
3Ｎ4）を付着させて形成する。Ａｌ電極層３８は、抵抗
体層兼密着層３９上にさらにアルミニウム（Ａｌ）をス
パッタリング法によって付着させて形成する。このＡｌ
電極層３８は、ホトリソグラフィ法を用いて、電極形状
となるように加工する。なお、Ａｌ電極層３８の代わり
に、銅（Ｃｕ）の金属皮膜によって電極層を形成するよ
うにしてもよいことは勿論である。
【００１４】図４は、図１実施例に従って形成されるサ
ーマルヘッド４０の全体構成を示す。図１および図３に
おいて、対応する部分には同一の参照符を付す。サーマ
ルヘッド４０上には、ガラスなどのグレーズ層４１が紙
面に垂直な方向に延びて形成される。グレーズ層４１
は、蓄熱層として働く。グレーズ層４１によって盛り上
げられている抵抗体層兼密着層３９の表面には、Ａｌ電
極層３８は形成されない。Ａｌ電極層３８中を流れる電
流は、Ａｌ電極層３８が形成されていない部分では、抵
抗体層兼密着層３９中を流れ、ジュール熱によって発熱
する。グレーズ層４１の周囲は、スパッタリング法によ
って付着された窒化ケイ素（Ｓｉ3Ｎ4）などから成る保
護膜４２によって保護される。集積回路チップ１１の周
囲は、エポキシ樹脂などによるＩＣコート４３によって
保護される。
ーマルヘッド４０の全体構成を示す。図１および図３に
おいて、対応する部分には同一の参照符を付す。サーマ
ルヘッド４０上には、ガラスなどのグレーズ層４１が紙
面に垂直な方向に延びて形成される。グレーズ層４１
は、蓄熱層として働く。グレーズ層４１によって盛り上
げられている抵抗体層兼密着層３９の表面には、Ａｌ電
極層３８は形成されない。Ａｌ電極層３８中を流れる電
流は、Ａｌ電極層３８が形成されていない部分では、抵
抗体層兼密着層３９中を流れ、ジュール熱によって発熱
する。グレーズ層４１の周囲は、スパッタリング法によ
って付着された窒化ケイ素（Ｓｉ3Ｎ4）などから成る保
護膜４２によって保護される。集積回路チップ１１の周
囲は、エポキシ樹脂などによるＩＣコート４３によって
保護される。
【００１５】図５は、図１図示の装着方法を実施するた
めのダイマウンタの動作例を示す。このダイマウンタ
は、ボンディングヘッド５０が垂直方向および水平方向
に移動し、集積回路１１の装着を行う。では、ＩＣト
レイテーブル５１上に複数の集積回路チップ１１が乗載
されて供給される。ＩＣトレイテーブル５１は、水平面
内のＸ，Ｙ方向に移動可能である。ボンディングヘッド
５０からトランスファコレット５２がＩＣトレイテーブ
ル５１上に降りてくると、１つの集積回路チップ１１が
吸着される。トランスファコレット５２が移動すると、
吸着された集積回路チップ１１は、の位置決めテーブ
ル５３に載置される。位置決めテーブル５３上では、位
置決め爪５４がＸおよびＹ方向に移動して、集積回路チ
ップ１１の位置決めを行う。位置決めされた集積回路チ
ップ１１は、ボンディングヘッド５０から降りてくるボ
ンディングコレット５５に吸着される。
めのダイマウンタの動作例を示す。このダイマウンタ
は、ボンディングヘッド５０が垂直方向および水平方向
に移動し、集積回路１１の装着を行う。では、ＩＣト
レイテーブル５１上に複数の集積回路チップ１１が乗載
されて供給される。ＩＣトレイテーブル５１は、水平面
内のＸ，Ｙ方向に移動可能である。ボンディングヘッド
５０からトランスファコレット５２がＩＣトレイテーブ
ル５１上に降りてくると、１つの集積回路チップ１１が
吸着される。トランスファコレット５２が移動すると、
吸着された集積回路チップ１１は、の位置決めテーブ
ル５３に載置される。位置決めテーブル５３上では、位
置決め爪５４がＸおよびＹ方向に移動して、集積回路チ
ップ１１の位置決めを行う。位置決めされた集積回路チ
ップ１１は、ボンディングヘッド５０から降りてくるボ
ンディングコレット５５に吸着される。
【００１６】ボンディングコレット５５に吸着された状
態の集積回路チップ１１は、のペースト転写板２０上
に移動する。ペースト転写板２０上には、ディスペンサ
５６からペースト５７が滴下されて供給される。余分な
ペースト５７は、うす塗り用ブレード５８によって除去
され、ペースト転写板２０上には、一定厚みのペースト
層２１が形成される。ボンディングコレット５５に吸着
された集積回路チップ１１の半田バンプ表面には、ペー
スト層２１が付着される。なお、ペースト５７が溶剤な
どを多く含み、その粘度が小さいときは、ペースト転写
板２０を高速で回転させ、遠心力によって均一な厚みの
ペースト層２１を形成することも可能である。
態の集積回路チップ１１は、のペースト転写板２０上
に移動する。ペースト転写板２０上には、ディスペンサ
５６からペースト５７が滴下されて供給される。余分な
ペースト５７は、うす塗り用ブレード５８によって除去
され、ペースト転写板２０上には、一定厚みのペースト
層２１が形成される。ボンディングコレット５５に吸着
された集積回路チップ１１の半田バンプ表面には、ペー
スト層２１が付着される。なお、ペースト５７が溶剤な
どを多く含み、その粘度が小さいときは、ペースト転写
板２０を高速で回転させ、遠心力によって均一な厚みの
ペースト層２１を形成することも可能である。
【００１７】半田バンプの表面にペーストが付着した集
積回路チップ１１は、ボンディングコレット５５によっ
てで示す基板テーブル５９上のセラミック基板１２上
に乗載される。基板テーブル５９を半田リフロー炉など
に挿入すると、導電ペーストの焼付けと、半田接合とを
同時に行うことができる。
積回路チップ１１は、ボンディングコレット５５によっ
てで示す基板テーブル５９上のセラミック基板１２上
に乗載される。基板テーブル５９を半田リフロー炉など
に挿入すると、導電ペーストの焼付けと、半田接合とを
同時に行うことができる。
【００１８】以上の実施例においては、サーマルヘッド
を形成する場合について説明しているけれども、メモリ
や論理回路のモジュールやハイブリッド形集積回路を形
成する際にも本発明を適用することがてきるのは勿論で
ある。
を形成する場合について説明しているけれども、メモリ
や論理回路のモジュールやハイブリッド形集積回路を形
成する際にも本発明を適用することがてきるのは勿論で
ある。
【００１９】
【発明の効果】以上のように本発明によれば、配線基板
上の接続用電極に容易かつ高精度で導電性ペーストを塗
布することができる。これによって、半田バンプ接合層
を高密度で配置することができ、配線基板や集積回路を
小形に構成し、製造コストを低減することができる。
上の接続用電極に容易かつ高精度で導電性ペーストを塗
布することができる。これによって、半田バンプ接合層
を高密度で配置することができ、配線基板や集積回路を
小形に構成し、製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による集積回路の装着方法を
示す概略的な断面図である。
示す概略的な断面図である。
【図２】図１図示の実施例に使用する集積回路チップ１
１の断面図である。
１の断面図である。
【図３】図１図示の実施例に使用するセラミツク基板１
２の断面図である。
２の断面図である。
【図４】図１図示の実施例によって製造されるサーマル
ヘッド４０の断面図である。
ヘッド４０の断面図である。
【図５】図１図示の実施のためのダイマウンタの概略的
な構成を示す斜視図である。
な構成を示す斜視図である。
【図６】従来からの集積回路の装着方法を示す概略的な
断面図である。
断面図である。
１１ 集積回路チップ １２ セラミツク基板 １３ 半田バンプ １３ａ 半田接合層 １４ 電極層 ２０ ペースト転写板 ２１ ペースト層 ２２ ペースト付着層 ２２ａ ペースト硬化層 ３０ 半導体層 ３２ Ａｌ配線層 ３４ クロム層 ３５ 銅層 ３６ 共晶半田 ３８ Ａｌ電極層 ３９ 抵抗体層兼密着層 ４０ サーマルヘッド ４１ グレーズ層 ４２ 保護膜 ５０ ボンディングヘッド ５１ ＩＣトレイテーブル ５２ トランスファコレット ５３ 位置決めテーブル ５５ ボンディングコレット ５６ ディスペンサ ５７ ペースト
Claims (1)
- 【請求項１】 配線基板上に集積回路を半田バンプによ
って装着する集積回路の装着方法において、 導電性ペーストを、集積回路の半田バンプに付着させ、 集積回路を配線基板上に載置して、半田バンプに付着し
ている導電性ペーストを配線基板の接続用電極上に転写
させ、 加熱することによって、導電性ペーストを接続用電極に
焼付けると同時に半田バンプによる接合を行うことを特
徴とする集積回路の装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20407292A JPH0647945A (ja) | 1992-07-30 | 1992-07-30 | 集積回路の装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20407292A JPH0647945A (ja) | 1992-07-30 | 1992-07-30 | 集積回路の装着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0647945A true JPH0647945A (ja) | 1994-02-22 |
Family
ID=16484306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20407292A Pending JPH0647945A (ja) | 1992-07-30 | 1992-07-30 | 集積回路の装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0647945A (ja) |
-
1992
- 1992-07-30 JP JP20407292A patent/JPH0647945A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239335B2 (ja) | 電気的接続用構造体の形成方法およびはんだ転写用基板 | |
| JP3348528B2 (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JPWO2008078631A1 (ja) | 回路基板上への半導体部品の搭載方法 | |
| US5646068A (en) | Solder bump transfer for microelectronics packaging and assembly | |
| US20020076910A1 (en) | High density electronic interconnection | |
| US20080099535A1 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| JP2000509203A (ja) | はんだバンプの形成方法 | |
| JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH06267964A (ja) | バンプの形成法 | |
| JP2010177253A (ja) | はんだボール搭載方法 | |
| US7038321B1 (en) | Method of attaching a flip chip device and circuit assembly formed thereby | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 | |
| JP3694679B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JPH0150100B2 (ja) | ||
| JP4019005B2 (ja) | Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JPH11284005A (ja) | バンプアレイの形成方法および接続方法 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| JPH0226030A (ja) | バンプ電極の形成方法 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH08115946A (ja) | フリップチップ実装方法 | |
| JPH0536695A (ja) | 半導体装置およびその製造方法 | |
| JP2006313929A (ja) | フリップチップ型ｉｃの製造方法、および、フリップチップ型ｉｃ実装回路基板の製造方法 |