JPH0648875Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0648875Y2
JPH0648875Y2 JP1989088725U JP8872589U JPH0648875Y2 JP H0648875 Y2 JPH0648875 Y2 JP H0648875Y2 JP 1989088725 U JP1989088725 U JP 1989088725U JP 8872589 U JP8872589 U JP 8872589U JP H0648875 Y2 JPH0648875 Y2 JP H0648875Y2
Authority
JP
Japan
Prior art keywords
circuit pattern
printed wiring
wiring board
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1989088725U
Other languages
English (en)
Other versions
JPH0328755U (ja
Inventor
享 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1989088725U priority Critical patent/JPH0648875Y2/ja
Publication of JPH0328755U publication Critical patent/JPH0328755U/ja
Application granted granted Critical
Publication of JPH0648875Y2 publication Critical patent/JPH0648875Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、半導体装置に関し、特に樹脂封止型電子用半
導体装置に係る。
〈従来の技術〉 従来、リードフレームを備えた樹脂封止型電力用半導体
装置は、リードフレームのみで回路を形成できるように
し、リードフレームのパターン上に部品を搭載すること
により、回路が形成され、樹脂により封止されている。
第8図ないし第11図は、従来の電力用半導体装置の一例
である。
この電力用半導体装置は、銅材等のリードフレーム1上
に半導体素子2および電子部品を搭載し、半導体素子2
とリード端子1aおよびランド1bとがボンデイングワイヤ
ー6で接続され、絶縁封止樹脂7により樹脂封止された
構造になつている。
〈考案が解決しようとする課題〉 ところが、上記従来の半導体装置の構造においては、部
品の搭載はリードフレーム上にのみ限られていたので、
第10図のようにリードフレーム1上に電子部品4,5を搭
載するため装置として不用なランド1cが必要であり、入
力−出力間の沿面距離が十分にとれない場合がある。
また、搭載部品が大きくなると、リードフレーム上に搭
載できない場合や、部品点数が増すと搭載できない場合
がある。
そこで、本考案は、同一パッケージに搭載できる部品点
数を増加させることができ、かつ装置としての入力−出
力間の沿面距離が十分に確保でき、しかも容易に多種の
装置を製造することができる半導体装置の提供を目的と
する。
〈課題を解決するための手段〉 本考案による課題解決手段は、第1図ないし第7図の如
く、半導体素子10と、該半導体素子10が搭載される載置
片11と外部に入出力する複数のリード端子12,13,14,15
とを有するリードフレーム16と、電子部品17,18,19が搭
載される回路パターン20が形成されたプリント配線板21
とを備え、前記リードフレーム16とプリント配線板21と
が絶縁封止樹脂22により樹脂封止され、前記プリント配
線板21が載置片11とリードフレーム12,13,14,15とを中
継するよう配されたものである。
〈作用〉 上記課題解決手段において、半導体素子10をリードフレ
ーム16の載置片11に搭載し、電子部品17,18,19をプリレ
ント配線板21の回路パターン20に搭載する。そして、プ
リント配線板21を、載置片11とリード端子12,13,14,15
とを中継するようにリードフレーム16に固定する。その
後、半導体素子10と所定の回路パターン20とを接続し、
絶縁封止樹脂22により樹脂封止する。
このように、電子部品17,18,19が搭載される回路パター
ン20が形成されたプリント配線板21をリードフレーム16
の載置片11とリードフレーム12,13,14,15とを中継する
ように配置しているので、電子部品をリードフレーム16
およびプリント配線板21上に多層的に搭載できるように
なり、同一パッケージに搭載できる部品点数を増加させ
ることができる。
また、回路パターン20を有するプリント配線板21を使用
しているので、リードフーム上での不用なランドをリー
ドフレーム上に形成せずに済み、装置としての入力一出
力間の沿面距離を十分に確保でき、しかもリードフレー
ムの形状を固定したままプリント配線板の回路パターン
を変えるだけで、多種の装置を製造することが可能とな
る。
〈実施例〉 以下、本考案の第一実施例を第1,2図に基づき説明す
る。
第1図は本考案一実施例の半導体装置の横断平面図、第
2図は同じくその縦断側面図である。
図示の如く、本実施例の電力用半導体装置は、半導体素
子10と、該半導体素子10が搭載される載置片11と外部に
入出力する複数のリード端子12,13,14,15とを有するリ
ードフレーム16と、電子部品17,18,19が搭載される回路
パターン20が形成されたプリント配線板21とを備え、前
記リードフレーム16とプリント配線板21とが絶縁封止樹
脂22により樹脂封止され、前記プリント配線板21が載置
片11とリードフレーム12,13,14,15とを中継するよう配
されたものである。
前記半導体素子10は、第1図の如く、載置片11にダイボ
ンドされている。
前記リードフレーム16は、銅材等の導電性材料から形成
されており、載置片11と、リード端子12,13,14,15とか
ら構成されている。
前記載置片11は、角形に形成されており、リード端子12
と一体形成されている。該載置片11は、第2図の如く、
半導体素子10の導通時の発熱が大きいので放熱効果を上
げるために肉厚部23が設けられている。
前記プリント配線板21は、第1,2図の如く、半田や銀ペ
ースト等によりリードフレーム16に固定されており、電
子部品17が搭載される所定の位置に長方形の打ち抜き孔
24が穿設されている。そして、プリント配線板21は、そ
の上部に半導体素子10を回避するための切欠21aを有す
る矩形状に形成されている。該プリント配線板21は、絶
縁基板25と、該基板25の表面に導電性材料が積層された
回路パターン20とから構成されている。
前記回路パターン20は、第1図の如く、一端が電子部品
の17の一側端子に接続され他端がアルミニウム線等のボ
ンデイングワイヤー26を介して半導体素子10に接続され
る第一回路パターン部27と、一端が電子部品17の一側端
子に接続され他端が載置片11に接続される第二回路パタ
ーン部28と、一端が電子部品17の他側端子に接触され他
端がリード端子15に接触される第三回路パターン部29
と、一端が電子部品17の他側端子に接続され他端がリー
ド端子14に接続される第四回路パターン部30と、一端が
ボンデイングワイヤー26を介して半導体素子10に接続さ
れ他端がリード端子13に接続される第五回路パターン部
31と、一端に電子部品18が搭載され他端が載置片11に接
続される第一搭載用回路パターン部32と、一端に電子部
品18が搭載され他端に電子部品19が搭載される第二搭載
用回路パターン部33とから構成されている。
ここで、載置片11、リード端子13,14,15と回路パターン
部28,29,30,31,32との接続は、スルーホールで行なわれ
ている。このスルーホールは、回路パターン部28,29,3
0,31,32の接続を必要とする箇所に貫通孔を設け、化学
めつき又は化学めつきと電気めつきによつて内壁にめつ
き層を生成させて、載置片11、リード端子13,14,15と回
路パターン部28,29,30,31とを接続するものである。
前記電子部品18は、搭載用回路パターン部32,33間に差
し渡されて搭載されており、電子部品19は、回路パター
ン部31と搭載用回路パターン部33との間に差し渡されて
搭載されている。
なお、第1図中、40は放熱板を固定するピンの挿入孔で
ある。
上記半導体装置は、以下のようにして組み立てられる。
半導体素子10をリードフレーム16の載置片11に搭載し、
電子部品17,18,19をプリント配線板21の回路パターン20
に搭載する。そして、プリント配線板21を、載置片11と
リード端子12,13,14,15とを中継するように半田や銀ペ
ースト等によりリードフレーム16に固定する。その後、
半導体素子10と所定の回路パターン20とをボンデイング
ワイヤー26により接続し、絶縁封止樹脂22により樹脂封
止する。
このとき、リードフレーム16とプリント配線板21の回路
パターン20との接続は、プリント配線板21上でのスルー
ホールで行なわれる。
このように、電子部品17,18,19が搭載される回路パター
ン20が形成されたプリント配線板21をリードフレーム16
の載置片11とリードフレーム12,13,14,15とを中継する
ように配置しているので、電子部品をリードフレーム16
およびプリント配線板21上に多層的に搭載できるように
なり、同一パツケージに搭載できる部品点数を増加させ
ることができる。
また、回路パターン20を有するプリント配線板21を使用
しているので、リードフレーム上での不用なランドをリ
ードフレーム上に形成せずに済み、装置としての入力一
出力間の沿面距離を十分に確保でき、しかもリードフレ
ームの形状を固定したままプリント配線板の回路パター
ンを変えるだけで、多種の装置を製造することが可能と
なる。
さらに、リードフレーム16上に部品を搭載したプリント
配線板21を半田等で固定する場合、プリント配線板21の
絶縁基板25が熱絶縁の役をはたし、プリント配線板上の
部品への熱の影響も防げ、信頼性の高い装置を製造する
ことができる。
また、本実施例では、プリント配線板21に、電子部品17
が搭載される所定の位置に打ち抜き孔24を設けているの
で、従来では搭載できない寸法の部品を搭載することが
できる。
次に、本考案の第二実施例を第3図ないし第4図に基づ
いて説明する。
第3図は、本考案第二実施例の半導体装置の横平面図、
第4図は同じくその縦断側面図、第5図は同じくそのプ
リント配線板の裏面側から視た図である。
図示の如く、本実施例は、プリント配線板21の一構成部
品である絶縁基板25の両面に回路パターン20が形成され
たものである。
前記表面側の回路パターン20表面側は、第3図の如く、
一端が電子部品17の一側端子に接続されボンデイングワ
イヤー26を介して半導体素子10に接続される第一回路パ
ターン部27と、一端が電子部品17の一側端子に接続され
他端が載置片11に接続される第二回路パターン部28と、
一端が電子部品17の他側端子に接続され他端がリード端
子15に接続される第三回路パターン部29と、一端が電子
部品17の他側端子に接続され他端がリード端子14に接続
される第四回路パターン部30と、一端がボンデイングワ
イヤー26を介して半導体素子10に接続され他端がリード
端子12に接続される第五回路パターン部31とから構成さ
れている。
ここで、載置片11、リード端子12,14,15と回路パターン
部28,29,30,31との接続は、ボンデイングワイヤー26で
行なわれる。
一方、裏面側の回路パターン20は、第5図の如く、一端
に電子部品18が搭載される第一搭載用回路パターン部41
と、一端に電子部品18が搭載され他端に電子部品19が搭
載される第二搭載用回路パターン部42と、一端に電子部
品19が搭載される第三搭載用回路パターン部43とから構
成されている。
ここで、回路パターン部41,42とリードフレーム16との
接続は、回路パターン20上の半田により行なわれる。
前記電子部品18,19は、第5図の如く、搭載用回路パタ
ーン部41,42および42,43に夫々差し渡されて搭載されて
いる。
なお、載置片11とリード端子13とは、一体成形されてお
り、その他の構成は第一実施例と同様である。
上記構成において、回路パターン20をプリント配線板21
の一構成部品である絶縁基板25の両面に設けているの
で、第一実施例よりも同一パツケージに搭載できる部品
点数が増加する。
その他の作用、効果は、第一実施例と同様である。
なお、本考案は、上記実施例に限定されるものではな
く、本考案の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、上記実施例においては、リードフレームとプリ
ント配線板とは半田や銀ペースト等で固定が行なわれて
いるが、第6,7図の如く、アルミニウム等の太線のボン
デイングワイヤー50で行つてもよい。なお、図中、51は
固定用パターンである。
また、リードフレームと回路パターンとの接続は、スル
ーホール、ボンデイングワイヤーのいずれで行なつても
よく、あるいは両者を併用してもよい。
〈考案の効果〉 以上の説明から明らかな通り、本考案によると、電子部
品が搭載される回路パターンが形成されたプリント配線
板を載置片とリードフレームとを中継するように配置し
ているので、電子部品をリードフレームおよびプリント
配線板上に多層的に搭載できるとうになり、同一パツケ
ージに搭載できる部品点数を増加させることができる。
また、回路パターンを有するプリント配線板を使用して
いるので、リードフレーム上での不用なランドをリード
フレーム上に形成せずに済み、装置としての入力一出力
間の沿面距離を十分に確保でき、しかもリードフレーム
の形状を固定したままプリント配線板の回路パターンを
変えるだけで、多種の装置を製造することが可能とな
る。
【図面の簡単な説明】
第1図は本考案第一実施例の半導体装置の横断平面図、
第2図は同じくその縦断側面図、第3図は本考案第二実
施例の半導体装置の横断平面図、第4図は同じくその縦
断側面図、第5図は同じくそのプリント配線板の裏面側
から視た図、第6図は本考案の他の実施例の半導体装置
の横断平面図、第7図は同じくその縦断側面図、第8図
は従来の半導体装置の横断平面図、第9図は同じくその
縦断側面図、第10図は他の従来例を示す横断平面図、第
11図は同じくその縦断側面図である。 10:半導体素子、11:載置片、12,13,14,15:リード端子、
16:リードフレーム、17,18,19:電子部品、20:回路パタ
ーン、21:プリント配線板、22:絶縁封止樹脂。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】半導体素子と、該半導体素子が搭載される
    載置片と外部に入出力する複数のリード端子とを有する
    リードフレームと、電子部品が搭載される回路パターン
    が形成されたプリント配線板とを備え、前記リードフレ
    ームとプリント配線板とが絶縁封止樹脂により樹脂封止
    され、前記プリント配線板が載置片とリードフレームと
    を中継するよう配されたことを特徴とする半導体装置。
JP1989088725U 1989-07-27 1989-07-27 半導体装置 Expired - Fee Related JPH0648875Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989088725U JPH0648875Y2 (ja) 1989-07-27 1989-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989088725U JPH0648875Y2 (ja) 1989-07-27 1989-07-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH0328755U JPH0328755U (ja) 1991-03-22
JPH0648875Y2 true JPH0648875Y2 (ja) 1994-12-12

Family

ID=31638321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989088725U Expired - Fee Related JPH0648875Y2 (ja) 1989-07-27 1989-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH0648875Y2 (ja)

Also Published As

Publication number Publication date
JPH0328755U (ja) 1991-03-22

Similar Documents

Publication Publication Date Title
US4554613A (en) Multiple substrate circuit package
JP3311914B2 (ja) チップ型発光ダイオード
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
KR920001690A (ko) 수지봉지형 반도체장치
JPH0570316B2 (ja)
JPH01310598A (ja) 電子回路用ハウジング
KR20260018010A (ko) 성형된 비아 및 양면 압입 핀을 갖는 전력 모듈 패키지 및 이를 형성하는 방법
US6833512B2 (en) Substrate board structure
JPH11102991A (ja) 半導体素子搭載フレーム
JP3156630B2 (ja) パワー回路実装ユニット
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2925609B2 (ja) 半導体装置の製造方法
JP3851541B2 (ja) チップ部品およびその製造方法
JPH1174421A (ja) 複合型半導体装置
JP2006060106A (ja) リード部材及び表面実装型半導体装置
JP2003197828A (ja) 樹脂封止型半導体装置
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JPH0648876Y2 (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
KR20090049015A (ko) 회로 모듈
JP3716726B2 (ja) 電子部品ケースおよびその製造方法
JP2879503B2 (ja) 面実装型電子回路装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH0249731Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees