JPH0648876Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0648876Y2 JPH0648876Y2 JP1989088726U JP8872689U JPH0648876Y2 JP H0648876 Y2 JPH0648876 Y2 JP H0648876Y2 JP 1989088726 U JP1989088726 U JP 1989088726U JP 8872689 U JP8872689 U JP 8872689U JP H0648876 Y2 JPH0648876 Y2 JP H0648876Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- additional function
- wiring board
- printed wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、半導体装置に関し、特に樹脂封止型電力用半
導体装置に係る。
導体装置に係る。
〈従来技術〉 一般に、リードフレームを備えた樹脂封止型電力用半導
体装置の構造は、リードフレームで回路パターンを形成
し、このパターン上に部品を搭載し、樹脂により封止さ
れている。
体装置の構造は、リードフレームで回路パターンを形成
し、このパターン上に部品を搭載し、樹脂により封止さ
れている。
第５図ないし第８図に従来の樹脂封止型電力用半導体装
置の一例を示す。第５図は付加機能を持たない汎用の電
力用半導体装置の横断平面図、第６図は同じくその縦断
側面図であり、第７図は付加機能を内蔵した電力用半導
体装置の横断平面図、第８図は同じくその縦断側面図で
ある。
置の一例を示す。第５図は付加機能を持たない汎用の電
力用半導体装置の横断平面図、第６図は同じくその縦断
側面図であり、第７図は付加機能を内蔵した電力用半導
体装置の横断平面図、第８図は同じくその縦断側面図で
ある。
図示の如く、従来のリードフームを備えた樹脂封止型の
パツケージ構造をもつ電力用半導体装置は、銅材等のリ
ードフレーム１上に半導体素子２、フオトカプラ３およ
び付加機能部品4a,4bを搭載し、はんだ５およびボンデ
イングワイヤー６で接続され、絶縁封止樹脂７により封
止されている。
パツケージ構造をもつ電力用半導体装置は、銅材等のリ
ードフレーム１上に半導体素子２、フオトカプラ３およ
び付加機能部品4a,4bを搭載し、はんだ５およびボンデ
イングワイヤー６で接続され、絶縁封止樹脂７により封
止されている。
〈考案が解決しようとする課題〉 上記従来のリードフレームを備えた樹脂封止型の電力用
半導体装置の構造では、第5,6図の如く、部品2,3の搭載
はリードフレーム１上にのみ限られていたので、第７図
の如く、リードフレーム１上に付加機能部品4a,4bを搭
載するために不要な接続パターン8aが必要となり、入力
端子と出力端子との絶縁距離が十分にとれない。
半導体装置の構造では、第5,6図の如く、部品2,3の搭載
はリードフレーム１上にのみ限られていたので、第７図
の如く、リードフレーム１上に付加機能部品4a,4bを搭
載するために不要な接続パターン8aが必要となり、入力
端子と出力端子との絶縁距離が十分にとれない。
また、付加機能部品4a,4bを内蔵させるために搭載用リ
ードフレーム、すなわちランド８を専用に新設しなくて
はならず、コストが高くついている。
ードフレーム、すなわちランド８を専用に新設しなくて
はならず、コストが高くついている。
そこで、本考案は、上記に鑑み、付加機能部品を搭載す
る際に付加機能部品の入力端子と出力端子との絶縁距離
が十分に確保でき、しかもコスト的に合理化できる半導
体装置の提供を目的とする。
る際に付加機能部品の入力端子と出力端子との絶縁距離
が十分に確保でき、しかもコスト的に合理化できる半導
体装置の提供を目的とする。
〈課題を解決するための手段〉 本考案による課題解決手段は、第1,2図の如く、リード
フレーム10上に非付加機能部品11,12が搭載され、絶縁
封止樹脂13により樹脂封止される半導体装置において、
前記リードフレーム10に、付加機能部品14,15が搭載さ
れたプリント配線板16が接続され、該プリント配線板16
に、前記非付加機能部品11,12と付加機能部品14,15との
リードフレーム10の共用化を図るためのスルーホール17
が形成されたものである。
フレーム10上に非付加機能部品11,12が搭載され、絶縁
封止樹脂13により樹脂封止される半導体装置において、
前記リードフレーム10に、付加機能部品14,15が搭載さ
れたプリント配線板16が接続され、該プリント配線板16
に、前記非付加機能部品11,12と付加機能部品14,15との
リードフレーム10の共用化を図るためのスルーホール17
が形成されたものである。
〈作用〉 上記課題解決手段において、付加機能部品を搭載する場
合、付加機能部品14,15をプリント配線板16に搭載し、
プリン配線板16と、非付加機能部品11,12が搭載された
リードフレーム10とを接続する。
合、付加機能部品14,15をプリント配線板16に搭載し、
プリン配線板16と、非付加機能部品11,12が搭載された
リードフレーム10とを接続する。
このとき、リード端子18,20とプリント配線板16との接
続は、プリント配線板16のスルーホール17によつて行な
われる。
続は、プリント配線板16のスルーホール17によつて行な
われる。
その後、絶縁封止樹脂13によつて樹脂封止する。
このように、付加機能部品14,15をプリント配線板16に
搭載し、プリント配線板16にスルーホール17を形成し、
非付加機能部品11,12が搭載されたリードフレーム10
と、付加機能部品14,15が搭載されたプリント配線板16
とをスルーホール17で接続しているので、非付加機能部
品11,12と付加機能部品14,15とのリードフレーム10の共
用化が可能となる。
搭載し、プリント配線板16にスルーホール17を形成し、
非付加機能部品11,12が搭載されたリードフレーム10
と、付加機能部品14,15が搭載されたプリント配線板16
とをスルーホール17で接続しているので、非付加機能部
品11,12と付加機能部品14,15とのリードフレーム10の共
用化が可能となる。
〈実施例〉 以下、本考案の一実施例を第１ないし第４図に，基づい
て説明する。
て説明する。
第１図は本考案の一実施例を示す半導体装置において非
付加機能部品と付加機能部品とを搭載した状態を示す横
断平面図、第２図は同じくそ縦断側面図、第３図は同じ
く非付加機能部品のみを搭載した状態を示す横断平面
図、第４図は同じくその縦断側面図である。
付加機能部品と付加機能部品とを搭載した状態を示す横
断平面図、第２図は同じくそ縦断側面図、第３図は同じ
く非付加機能部品のみを搭載した状態を示す横断平面
図、第４図は同じくその縦断側面図である。
第3,4図の如く、本実施例の電力用半導体装置は、非付
加機能部品のみを搭載する場合には、リードフレーム10
上に非付加機能部品（半導体素子11、フオトカプラ12）
が搭載され、絶縁封止樹脂13により樹脂封止されてい
る。
加機能部品のみを搭載する場合には、リードフレーム10
上に非付加機能部品（半導体素子11、フオトカプラ12）
が搭載され、絶縁封止樹脂13により樹脂封止されてい
る。
そして、第1,2図の如く、付加機能部品が搭載される場
合には、前記リードフレーム10に、付加機能部品14,15
が搭載されたプリント配線板16が接続され、該プリント
配線板16に、前記非付加機能部品11,12と付加機能部品1
4,15とのリードフレーム10の共用化を図るためのスルー
ホール17が形成されている。
合には、前記リードフレーム10に、付加機能部品14,15
が搭載されたプリント配線板16が接続され、該プリント
配線板16に、前記非付加機能部品11,12と付加機能部品1
4,15とのリードフレーム10の共用化を図るためのスルー
ホール17が形成されている。
前記リードフレーム10は、銅材等の導電性材料が使用さ
れており、第３図の如く、半導体素子11がダイボンドさ
れ一端18aがフオトカプラ12の一側端子に接続される第
一リード端子18と、一端20aがボンデイングワイヤー19
を介して半導体素子11に接続される第二リード端子20
と、一端21aがフオトカプラ12の他側端子に接続される
第三リード端子21と、一端22aがフオトカプラ12の他側
端子に接続される第四リード端子22と、一端23aがフオ
トカプラ12の一側端子に接続されボンデイングワイヤー
19を介して半導体素子11に接続される第五リード端子23
とから構成されている。前記第一リード端子18は、その
上部に半導体素子11がダイボンドされる角形の載置片24
を有しており、該載置片24は、第４図の如く、半導体素
子11の導通時の発熱が大きいので放熱効果を上げるため
肉厚部24aが設けられている。また、前記第五リード端
子23は、第３図の如く、樹脂封止後、その露出部が切断
されるものである。
れており、第３図の如く、半導体素子11がダイボンドさ
れ一端18aがフオトカプラ12の一側端子に接続される第
一リード端子18と、一端20aがボンデイングワイヤー19
を介して半導体素子11に接続される第二リード端子20
と、一端21aがフオトカプラ12の他側端子に接続される
第三リード端子21と、一端22aがフオトカプラ12の他側
端子に接続される第四リード端子22と、一端23aがフオ
トカプラ12の一側端子に接続されボンデイングワイヤー
19を介して半導体素子11に接続される第五リード端子23
とから構成されている。前記第一リード端子18は、その
上部に半導体素子11がダイボンドされる角形の載置片24
を有しており、該載置片24は、第４図の如く、半導体素
子11の導通時の発熱が大きいので放熱効果を上げるため
肉厚部24aが設けられている。また、前記第五リード端
子23は、第３図の如く、樹脂封止後、その露出部が切断
されるものである。
前記絶縁封止樹脂13は、加熱することにとり粘度が下が
り流動性を持ちさらに加熱することにより硬化が始まり
次第に粘度が増し硬化する樹脂（例えば、エポキシ樹
脂）が使用されている。
り流動性を持ちさらに加熱することにより硬化が始まり
次第に粘度が増し硬化する樹脂（例えば、エポキシ樹
脂）が使用されている。
前記プリント配線板16は、第１図の如く、リード端子1
8,20,23上に載置される。該プリント配線板16は、第1,2
図の如く、長方形の絶縁性基板25と、該基板25の表面上
に回路設計に基づき導電性材料が積層された回路パター
ン26とから構成されている。該回路パターン26は、第１
図の如く、一端に付加機能部品14が搭載される第一回路
パターン部26aと、一端に付加機能部品14が搭載され他
端に付加機能部品15が搭載される第二回路パターン部26
bと、一端に付加機能部品15が搭載される第三回路パタ
ーン部26cとを有している。これにより、前記付加機能
部品14,15は、夫々回路パターン部26a,26bおよび26b,26
c間に差し渡しされて搭載されている。
8,20,23上に載置される。該プリント配線板16は、第1,2
図の如く、長方形の絶縁性基板25と、該基板25の表面上
に回路設計に基づき導電性材料が積層された回路パター
ン26とから構成されている。該回路パターン26は、第１
図の如く、一端に付加機能部品14が搭載される第一回路
パターン部26aと、一端に付加機能部品14が搭載され他
端に付加機能部品15が搭載される第二回路パターン部26
bと、一端に付加機能部品15が搭載される第三回路パタ
ーン部26cとを有している。これにより、前記付加機能
部品14,15は、夫々回路パターン部26a,26bおよび26b,26
c間に差し渡しされて搭載されている。
前記スルーホール17は、回路パターン部26a,26cの端部
に夫々配されており、リード端子18,20との接続を必要
とする箇所に貫通孔を設け、化学めつきまたは化学めつ
きと電気めつきによつて内壁にめつき層を生成させ、リ
ード端子18,20と回路パターン部26a,26cとを接続する機
能を有している。
に夫々配されており、リード端子18,20との接続を必要
とする箇所に貫通孔を設け、化学めつきまたは化学めつ
きと電気めつきによつて内壁にめつき層を生成させ、リ
ード端子18,20と回路パターン部26a,26cとを接続する機
能を有している。
なお、第１〜４図中、30は放熱板を固定するピンの挿入
孔、31ははんだである。
孔、31ははんだである。
上記構成において、非付加機能部品のみを搭載する場合
には、リードフレーム10の載置片24に非付加機能部品と
しての半導体素子11をダイボンドし、半導体素子11をボ
ンデイングワイヤー19によつてリード端子20,23と結線
する。その後、はんだ31により非付加機能部品としての
フオトカプラ12とリード端子18,21,22,23とを接続し、
絶縁封止樹脂13で樹脂封止する。
には、リードフレーム10の載置片24に非付加機能部品と
しての半導体素子11をダイボンドし、半導体素子11をボ
ンデイングワイヤー19によつてリード端子20,23と結線
する。その後、はんだ31により非付加機能部品としての
フオトカプラ12とリード端子18,21,22,23とを接続し、
絶縁封止樹脂13で樹脂封止する。
一方、付加機能部品を搭載する場合には、付加機能部品
14,15をプリント配線板16の回路パターン26に搭載す
る。そして、プリント配線板16と、非付加機能部品11,1
2が搭載されたリードフレーム10のリード端子18,20とを
接続する。
14,15をプリント配線板16の回路パターン26に搭載す
る。そして、プリント配線板16と、非付加機能部品11,1
2が搭載されたリードフレーム10のリード端子18,20とを
接続する。
このとき、リード端子18,20とプリント配線板16との接
続は、プリント配線板16のスルーホール17によつて行な
われる。
続は、プリント配線板16のスルーホール17によつて行な
われる。
その後、絶縁封止樹脂13によつて樹脂封止する。
このように、付加機能部品の搭載時に、付加機能部品1
4,15をプリント配線板16に搭載し、プリント配線板16に
スルーホール17を形成し、非付加機能部品11,12が搭載
されたリードフレーム10と、付加機能部品14,15が搭載
されたプリント配線板16とをスルーホール17で接続して
いるので、非付加機能部品11,12と付加機能部品14,15と
のリードフレーム10の共用化が可能となる。
4,15をプリント配線板16に搭載し、プリント配線板16に
スルーホール17を形成し、非付加機能部品11,12が搭載
されたリードフレーム10と、付加機能部品14,15が搭載
されたプリント配線板16とをスルーホール17で接続して
いるので、非付加機能部品11,12と付加機能部品14,15と
のリードフレーム10の共用化が可能となる。
したがつて、従来のようにリードフレーム上に付加機能
部品を搭載するために搭載用リードフレーム、すなわち
ランドを新設する必要がなくなり、コスト的に合理化で
きる。
部品を搭載するために搭載用リードフレーム、すなわち
ランドを新設する必要がなくなり、コスト的に合理化で
きる。
また、付加機能部品14,15をプリント配線板16に搭載し
ているので、従来のようにリードフレーム上に付加機能
部品を搭載するための接続パターンを設ける必要がなく
なり、入力端子と出力端子との絶縁距離を十分に確保す
ることができる。
ているので、従来のようにリードフレーム上に付加機能
部品を搭載するための接続パターンを設ける必要がなく
なり、入力端子と出力端子との絶縁距離を十分に確保す
ることができる。
なお、本考案は、上記実施例に限定されるものではな
く、本考案の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
く、本考案の範囲内で上記実施例に多くの修正および変
更を加え得ることは勿論である。
例えば、上記実施例において、回路パターンがプリント
配線板の片面に形成されているが、回路パターンをプリ
ント配線板の両面に形成してもよい。
配線板の片面に形成されているが、回路パターンをプリ
ント配線板の両面に形成してもよい。
〈考案の効果〉 以上の説明から明らかな通り、本考案によると、付加機
能部品の搭載時に、付加機能部品をプリント配線板に搭
載し、プリント配線板にスルーホールを形成し、非付加
機能部品が搭載されたリードフレームと、付加機能部品
が搭載されたプリント配線板とをスルーホールで接続し
ているので、非付加機能部品と付加機能部品とのリード
フレームの共用化が可能となる。
能部品の搭載時に、付加機能部品をプリント配線板に搭
載し、プリント配線板にスルーホールを形成し、非付加
機能部品が搭載されたリードフレームと、付加機能部品
が搭載されたプリント配線板とをスルーホールで接続し
ているので、非付加機能部品と付加機能部品とのリード
フレームの共用化が可能となる。
したがつて、従来のようにリードフレーム上に付加機能
部品を搭載するために搭載用リードフレーム、すなわち
ランドを新設する必要がなくなり、コスト的に合理化で
きる。
部品を搭載するために搭載用リードフレーム、すなわち
ランドを新設する必要がなくなり、コスト的に合理化で
きる。
また、付加機能部品をプリント配線板に搭載しているの
で、従来のようにリードフレーム上に付加機能部品を搭
載するための接続パターンを設ける必要がなくなり、入
力端子と出力端子との絶縁距離を十分に確保することが
できる。
で、従来のようにリードフレーム上に付加機能部品を搭
載するための接続パターンを設ける必要がなくなり、入
力端子と出力端子との絶縁距離を十分に確保することが
できる。
第１図は本考案の一実施例を示す半導体装置において非
付加機能部品と付加機能部品とを搭載した状態を示す横
断平面図、第２図は同じくそ縦断側面図、第３図は同じ
く非付加機能部品のみを搭載した状態を示す横断平面
図、第４図は同じくその縦断側面図、第５図は従来の付
加機能を持たない半導体装置の横断平面図、第６図は同
じくその縦断側面図、第７図は従来の付加機能を内蔵し
た半導体装置の横断平面図、第８図は同じくその縦断側
面図である。 10:リードフレーム、11,12:非付加機能部品、13:絶縁封
止樹脂、14,15:付加機能部品、16:プリント配線板、17:
スルーホール。
付加機能部品と付加機能部品とを搭載した状態を示す横
断平面図、第２図は同じくそ縦断側面図、第３図は同じ
く非付加機能部品のみを搭載した状態を示す横断平面
図、第４図は同じくその縦断側面図、第５図は従来の付
加機能を持たない半導体装置の横断平面図、第６図は同
じくその縦断側面図、第７図は従来の付加機能を内蔵し
た半導体装置の横断平面図、第８図は同じくその縦断側
面図である。 10:リードフレーム、11,12:非付加機能部品、13:絶縁封
止樹脂、14,15:付加機能部品、16:プリント配線板、17:
スルーホール。
Claims (1)
- 【請求項１】リードフレーム上に非付加機能部品が搭載
され、絶縁封止樹脂により樹脂封止される半導体装置に
おいて、前記リードフレームに、付加機能部品が搭載さ
れたプリント配線板が接続され、該プリント配線板に、
前記非付加機能部品と付加機能部品とのリードフレーム
の共用化を図るためのスルーホールが形成されたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989088726U JPH0648876Y2 (ja) | 1989-07-27 | 1989-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989088726U JPH0648876Y2 (ja) | 1989-07-27 | 1989-07-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0328756U JPH0328756U (ja) | 1991-03-22 |
| JPH0648876Y2 true JPH0648876Y2 (ja) | 1994-12-12 |
Family
ID=31638322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989088726U Expired - Fee Related JPH0648876Y2 (ja) | 1989-07-27 | 1989-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648876Y2 (ja) |
-
1989
- 1989-07-27 JP JP1989088726U patent/JPH0648876Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328756U (ja) | 1991-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000711B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100307465B1 (ko) | 파워모듈 | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JPS62202548A (ja) | 半導体装置 | |
| JPH0648876Y2 (ja) | 半導体装置 | |
| US6905361B2 (en) | Electrical device | |
| JPS6220707B2 (ja) | ||
| JP4114902B2 (ja) | 複合半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH10261748A (ja) | 半導体素子の実装構造 | |
| JPH0648875Y2 (ja) | 半導体装置 | |
| JP2591999Y2 (ja) | 集積回路のパッケージの構造 | |
| JPH0249731Y2 (ja) | ||
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP2778790B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3082507U (ja) | ダブルサイドチップパッケージ | |
| JPH0442942Y2 (ja) | ||
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2531852Y2 (ja) | ハイブリッドｉｃ用端子構造 | |
| JPH11186463A (ja) | 混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0519959Y2 (ja) | ||
| JPH0677253U (ja) | 金属基板とケ−スの接着構造及びそれを用いた電子回路装 置 | |
| JPH0719167Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |