JPH0649997U - 超音波ビーム指向方向制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成とする。 【構成】 記憶回路１２に複数の領域が設けられ、各領
域は第１〜第Ｍ番地あり、各番地にはそれぞれ０と１と
のデータが連続してＮビットずつ記憶され、その記憶位
相が第１ビット乃至第Ｍビットについて順次ずらされ、
かつ各領域ごとにその記憶位相のずれが順次大とされて
あり、この記憶回路１２はＭ進第１カウンタ１３の計数
値で番地指定されて繰り返し読み出され、第１カウンタ
１３の計数クロックの１０Ｍ〜２０Ｍ倍の周期のクロッ
クを計数する第２カウンタ１４の計数値で領域が順次指
定され、第１カウンタ１３のクロックで記憶回路１２か
ら読み出されたＮビットのデータがラッチ回路１６にラ
ッチされ、ラッチ回路１６の各ビット出力がＮ個の送受
波器の信号に対するＮ個の周波数混合器へそれぞれ供給
され、その周波数混合器の出力が合成される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は繰り返し周波数の等しいパルス列を各チャネルごとに多数生成し、 各チャネルパルス間の位相関係を任意に切替えることができる多数チャネルパル スを用いて超音波ビームの指向方向を制御するようにした装置に関する。

【０００２】

【従来の技術】

図４は超音波信号を受信する際の受波ビームの指向方向を制御する回路を示す 。直線状あるいは円周状に配列された超音波信号を受波する振動子１₁ 〜１_N よ りの受波信号は周波数混合器２₁ 〜２_N へそれぞれ供給される。周波数混合器２ ₁ 〜２_N には端子３₁ 〜３_N から位相が順次θずつずれたパルス列が供給され、 この結果周波数混合器２₁ 〜２_N から位相が順次θずつずれた信号が得られ、こ れらが合成回路１１で合成され、受波ビームの合成指向方向がθ方向に設定され る。端子３₁ 〜３_N に与えるパルス列の位相θを変化させることにより指向方向 も任意方向に設定することができる。

【０００３】 端子３₁ 〜３_N の位相が異なるパルス列を発生するため従来においては特公昭 ６３−９６２７号公報に示すものが用いられていた。この従来技術においてはＮ 個のプリセット形Ｍ進カウンタを用い、これらに異なる初期値を設定し、これら カウンタで同一クロックを同時に計数することにより、その各カウンタの出力か ら互に位相がずれたパルス列を得ている。このように従来技術においては多くの カウンタを必要としていた。

【０００４】

【課題を解決するための手段】

この考案によれば記憶回路内の複数の各領域の各第１番地から第Ｍ番地にそれ ぞれ０と１とのデータが連続してＮビットずつ記憶され、その記憶位相が第１ビ ット乃至第Ｍビットについて順次ずらされ、かつ各領域ごとにその記憶位相のず れが順次大とされてあり、この記憶回路は、第１クロックを計数するＭ進第１カ ウンタの計数値により番地指定されて各領域が繰り返し読み出され、第１クロッ クの周期の１０Ｍ〜２０Ｍ倍程度の周期をもつ第２クロックを計数する第２カウ ンタの計数値により、上記第１カウンタによる読み出し領域が順次ずらされるこ とが繰り返され、読み出されたＮビットのデータは第１クロックと同期してラッ チ回路にラッチされ、そのラッチ回路のＮビットの出力が、順次位相がずれたＮ 個のパルス列として周波数混合器へ供給される。

【０００５】

【実施例】

図１にこの考案の要部である記憶回路の記憶内容を示す。この記憶回路は第１ 番地より第Ｍ番地まであり、各番地には第１ビットから第Ｎビットまでのデータ が記憶されている。第１番地から第Ｍ番地には同数の０と１とが連続して記憶さ れ、この記憶位相が第１ビット乃至第Ｎビットで互いに異なっている。例えば第 １ビットについては第１番地から第ｉ番地まで０が記憶され、第ｉ＋１番地から 第Ｍ番地まで１が記憶され、第２ビットについては第１番地に１が記憶され、第 ２番地から第ｉ＋１番地まで０が記憶され、第ｉ＋２番地から第Ｍ番地まで１が 記憶され、つまり第ｉビットに対し、第２ビットは記憶位相が１番地ずらされ、 以下順次記憶位相がずらされている。

【０００６】 このような記憶回路を第１番地から第Ｍ番地まで順次読み出すと、第１ビット 出力は図２Ａ₁ に示すようになり、第２ビット出力は図２Ａ₂ に示すようになり 、以下第３ビット乃至第Ｎビット出力はそれぞれ図２Ａ₃ 乃至Ａ_N に示すように なり、順次位相がずれた１サイクルのパルスが得られる。この記憶回路をＭ進カ ウンタの出力で番地指定して繰り返し読み出せば位相が順次ずれたＮ個のパルス 列が得られる。

【０００７】 要するに第１ビット乃至第Ｎビットについて０と１との記憶位相を異ならすこ とにより位相が異なるＮ個のパルス列が得られる。 図３にこの考案の実施例の要部を示す。記憶回路１２には第１番地乃至第Ｍ番 地の記憶領域が複数設けられ、これら各記憶領域は図１に示したように各第１乃 至第Ｎビットを出力し、その第１番地乃至第Ｍ番地に０と１とが連続して記憶さ れ、その記憶位相が第１ビット乃至第Ｎビットについて互いに異ならされている 。各記憶領域の第１番地乃至第Ｍ番地はＭ進第１カウンタ１３の計数値で番地指 定されて読み出され、各記憶領域の指定、つまり第Ｍ番地以上の上位番地の指定 は第２カウンタ１４により行われる。Ｍ進第１カウンタ１３は端子１５のクロッ クを計数し、記憶回路１２の第１ビット乃至第Ｎビットの出力Ｄ₁ 〜Ｄ_N は端子 １５のクロックでラッチ回路１６にラッチされ、ラッチ回路１６からのＮ個の出 力が図４の周波数混合器２₁ 〜２_N に所望の出力パルス列として供給される。Ｍ 進第１カウンタ１３の計数値が変化する時に記憶回路１２の出力が不安定になり 、グリッチが生ずるが、記憶回路１２の安定な出力をラッチ回路１６にラッチす ることによりこのグリッチが除去される。

【０００８】 第２カウンタ１４のクロックごとに超音波ビームの指向方向がステップ的に変 化して超音波ビームの走査が行われる。ビーム走査ステップパルス、つまり第２ カウンタ１４の計数クロックの周期は端子１５のクロックの周期の１０Ｍ〜２０ Ｍ倍とされる。この例ではスイッチ１７で記憶回路１２の更に上位番地を指定し て、例えば超音波の探知周波数の切替えに応じて記憶領域を選択するようにした 場合である。なお記憶回路１２としてはいわゆるＲＯＭを用いることができる。

【０００９】

【考案の効果】

以上述べたようにこの考案によれば１個の記憶回路１２と第１カウンタ１３と 第２カウンタ１４とにより位相制御されたＮチャネルのパルス列を得ることがで き、Ｎ個のカウンタを用いる従来技術と比較して構成が著しく簡単に、超音波ビ ームの指向方向制御装置を構成できる。

【図面の簡単な説明】

【図１】この考案の原理を説明するための記憶回路の記
憶例を示す図。

【図２】図１の記憶回路の読み出し出力を示す図。

【図３】この考案の実施例の要部を示すブロック図。

【図４】従来の受波ビーム走査回路を示すブロック図。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 配列されたＮ個の超音波振動子からの各
   信号を、Ｎ個の周波数混合器で、それぞれ位相が順次θ
   ずつずれたＮ個のパルス列と周波数混合し、これら周波
   数混合出力を合成し、上記θを変化させて超音波ビーム
   指向方向を制御する装置において、 各番地ごとにＮビットのデータが記憶された複数の領域
   をもち、これら各領域の各第１番地からＭ番地までは０
   と１とのデータが連続して記憶され、その記憶位相が第
   １ビット乃至第Ｎビットについて順次ずらされ、かつ各
   領域ごとにその記憶位相のずれが順次大とされている記
   憶回路と、 第１クロックを計数し、上記記憶回路の各領域の各第１
   番地から第Ｍ番地までを計数値で番地指定して繰返し読
   出すＭ進第１カウンタと、 上記第１クロックの周期よりも１０Ｍ〜２０Ｍ倍程度長
   い周期の第２クロックを計数し、その計数値で上記記憶
   回路の各領域を順次１つずつ指定することを繰返す第２
   カウンタと、 上記記憶回路から読み出されたＮビットのデータが上記
   第１クロックと同期してラッチされ、そのＮビットの各
   ビット出力を上記Ｎ個のパルス列として供給するラッチ
   回路と、 を具備することを特徴とする超音波ビーム指向方向制御
   装置。