JPH0650754Y2 - ブレーキ制動試験装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、ブレーキ、特に自動車のブレーキの制動試
験装置に関する。

〔従来の技術〕

従来の技術による自動車のブレーキの制動試験装置の第
１例は、第５図に示すように走行面に接触して回転する
検出用の定周長の第５輪が自動車に結合され、第５輪の
車軸にパルス発生器１が設けられ、パルス発生器１から
のパルス信号が周波数−電圧変換器10を介してアナログ
信号として、パルス発生器１から直接のパルス信号と共
に高速記録計30、例えばペン書きオシログラフ、電磁オ
シログラフに入力されるようになっている。

前記アナログ信号は速度データとなり、パルス信号自体
のパルス数は走行距離データとなって記録時間と共に記
録されるので、記録チャートから所定速度間の減速時
間、即ち制動時間及び制動距離が読取られるのである。

同じく第２例は、第６図に示すように、自動車に結合さ
れて走行面に接触して回転する定周長の第５輪の車軸
（図示しない）にパルス発生器１が設けられ、ゲート制
御回路４は、パルス発生器１と共にAND回路５を介して
第１カウンタ６に接続されており、更に別設されたクロ
ックパルス発生器７と共にAND回路８を介して第２カウ
ンタ９に接続されている。

そして、ブレーキペタル自体に設けられた圧力スイッチ
やブレーキペタルの作動により開閉するリミットスイッ
チからのブレーキ操作信号、又はブレーキランプの動作
信号等がブレーキ開始信号としてゲート制御回路４に入
力するように接続されている。又、パルス発生器１のパ
ルス信号のパルス間隔が例えば0.2秒以上になった場合
を自動車の停止と見做して、それが検出された信号が停
止信号としてゲート制御回路４に入力するように接続さ
れている。

自動車の走行中には、走行速度V0に比例した周波数F0で
走行距離に対応した数Ｎのパルス信号がパルス発生器１
から出力される。

例えばフリップフロップ回路であるゲート制御回路４の
出力Ｃは、自動車の走行中には低レベルのままである
が、走行中に制動操作が行われ、ブレーキ開始信号がゲ
ート制御回路４に入力されると、高レベルになり、やが
て停止信号がゲート制御回路４に入力されると、再び低
レベルに戻る。

ゲート制御回路４の出力Ｃは、AND回路5,8に入力され、
出力Ｃが高レベルの間だけ、AND回路5,8は開かれ、AND
回路５は、パルス発生器１からのパルス信号を第１カウ
ンタ６に導通し、AND回路８は、クロックパルス発生器
７からのクロックパルス信号を第２カウンタ９に導通す
る。

従って、自動車の走行中における制動開始時点T1から自
動車停止時点T2までの間におけるパルス発生器１からの
パルス信号が第１カウンタ６において計数され、クロッ
クパルス発生器７からのクロックパルス信号が第２カウ
ンタ９において計数される。第１カウンタ６のカウンタ
数は、T1からT2までの走行距離を表わし、第２カウンタ
９のカウント数は、T1からT2までの経過時間を表わす。

従って、試験されるブレーキが作動開始されてから自動
車が停止までに要する所要走行距離及び所要時間が求め
られる。即ち、試験されるブレーキの制動性能が求めら
れる。

〔考案が解決しようとする課題〕

上記の従来の技術による自動車のブレーキの制動試験装
置の第１例は、精度が低く、データの解析処理に時間や
手間がかかる。

第２例は、任意の所定速度変化区間における所定走行距
離及び所要時間の測定が不可能であるので、試験条件が
限定される。

この考案は、任意の所定速度変化区間における制動時間
及び制動距離等が直接求められる高精度のブレーキ制動
試験装置を提供するものである。

〔課題を解決するための手段〕

この考案によるブレーキの制動試験装置は、自動車に結
合され、走行面に接触して回転する検出用の所定周長の
第５輪の回転に応じてパルス信号を出力するパルス発生
器、クロックパルス発生器、走行速度に比例したパルス
発生器からのパルス信号の周波数と走行速度より低い複
数の設定速度の夫々に対応した周波数とを比較する夫々
の比較器、比較器における比較結果により減速中の走行
速度が１つの設定速度に等しい時点と他の設定速度に等
しい時点とを検出する検出手段、前記両時点間に出力さ
れるパルス信号の数及びクロックパルス信号の数を計数
するカウンタとから構成されている。

〔作用〕

自動車の走行中には、走行速度V0に比例した周波数F0で
走行距離に対応した数Ｎのパルス信号がパルス発生器か
ら出力される。周波数F0に対応した値N0は、一方の比較
器において第１速度設定値V1に対応する設定値N1と、他
方の比較器において第２速度設定値V2に対応する設定値
N2（N2＜N1）と夫々比較される。

N0＞N1（N0＞N2）の場合は、両比較器からの出力信号は
ない。

自動車の走行中に制動操作が行われ、自動車が減速、即
ちN0が減小される。そしてN0＝N1になると、一方の比較
器から信号Ａが出力され、更にN0＝N2になる他方の比較
器から信号Ｂが出力される。

信号Ａと信号Ｂにより減速中の走行速度が１つ設定速度
に等しい時点と他の設定速度に等しい時点とが検出され
る。

そして、自動車が速度V0で走行中に制動されて速度が第
１速度設定値V1に減速された時点T1から更に第２速度設
定値V2に減速された時点T2までの間におけるパルス発生
器からのパルス信号とクロックパルス発生器からのクロ
ックパルス信号とがカウンタで計数される。

パルス発生器からのパルス信号のカウント数は、T1から
T2までの走行距離を表わし、クロックパルス信号のカウ
ント数は、T1からT2までの経過時間を表わす。

試験されるブレーキが、制動操作され自動車を所定速度
から更に別の所定速度に減速するのに要する所要走行距
離及び所要時間が求められる。即ち、試験されるブレー
キの制動性能が求められる。

〔実施例〕

この考案の実施例を図面に従って説明する。

ブレーキ制動試験装置は、自動車に結合されて走行面に
接触して回転する定周長の第５輪の車軸（図示しない）
に設けられたパルス発生器１には、第１図に示すように
第１比較部２及び第２比較部３が接続され、パルス信号
が入力されるようになっており、第１比較部２及び第２
比較部３は、ゲート制御回路４に夫々接続されている。

ゲート制御回路４は、パルス発生器１と共にAND回路５
を介して第１カウンタ６に接続されており、更に別設さ
れたクロックパルス発生器７と共にAND回路８を介して
第２カウンタ９に接続されている。

先ず第２図に示す第１実施例の比較部はアナログ方式で
あり、第１比較部２においては、F/V変換器（周波数−
速度変換器）10に第１アナログ比較器11が接続され、第
２比較部３においては、F/V変換器10に第２アナログ比
較器12が接続され、第１アナログ比較器11及び第２アナ
ログ比較器12には夫々のポテンシヨメータ等の第１アナ
ログ設定器13・第２アナログ設定器14が接続されてい
る。そしてF/V変換器10は、パルス発生器１からのパル
ス信号が入力されるように接続され、第１アナログ比較
器11及び第２アナログ比較器12は、ゲート制御回路４に
対し、夫々の信号を出力するように接続されている。

次に第３図に示す第２実施例の比較部は、ディジタル方
式であり、第１比較部２においては、カウンタ15に第１
ディジタル比較器16が接続され、第２比較部３において
は、カウンタ15に第２ディジタル比較器17が接続され、
第１ディジタル比較器16及び第２ディジタル比較器17に
は夫々の第１ディジタル設定器18・第２ディジタル設定
器19が接続されている。

そしてカウンタ15は、タイミング信号発生器20が接続さ
れたAND回路21を介してパルス発生器１からのパルス信
号が入力されるように接続されると共に、タイミング信
号発生器20からリセット信号が直接入力されるように接
続されている。

そして、第１ディジタル比較器16及び第２ディジタル比
較器17は、ゲート制御回路４に対し夫々の信号を出力す
るように接続されている。

第２実施例において、第５輪１回転当りのパルス発生器
１のパルス信号のパルス数が少ない場合には、パルス発
生器１とAND回路21との間に逓倍手段を設けてもよい。
即ちパルス発生器１、周波数／電圧変換器、電圧／周波
数変換器及びAND回路21に順に接続し、電圧／周波数変
換器において単位電圧に対する周波数を大きくするので
ある。

上記のブレーキ制動試験装置の操作・作用について説明
する。

第１図において、自動車の走行中には、走行速度V0に比
例した周波数F0で走行距離に対応した数Ｎのパルス信号
がパルス発生器１から出力される。周波数F0に対応した
値N0は、第１比較部２において第１速度設定値V1に対応
する設定値N1と、第２比較部３において第２速度設定値
V2に対応する設定値N2（N2＜N1）と夫々比較される。

N0＞N1（N0＞N2）の場合は、第１比較部２及び第２比較
部３からの出力信号はない。

自動車の走行中に制動操作が行われ、自動車が減速、即
ちN0が減小される。そしてN0＝N1になると、第１比較部
２から信号Ａが出力され、更にN0＝N2になる第２比較部
３から信号Ｂが出力される。

ゲート制御回路４は、例えばフリップフロップ回路であ
り、その出力Ｃが、最初は低レベルのままであり、第１
比較部２から第１回目の信号である信号Ａが入力される
と、高レベルになる。そして第２比較部３から第２回目
の信号である信号Ｂが入力されると、再び低レベルに戻
る。

ゲート制御回路４の出力Ｃは、AND回路5,6に入力され、
出力Ｃが高レベルの間だけ、AND回路5,6は開かれ、AND
回路５は、パルス発生器１からのパルス信号を第１カウ
ンタ６に導通し、AND回路８は、クロックパルス発生器
７からのクロックパルス信号を第２カウンタ９に導通す
る。

従って、自動車が速度V0で走行中に制動されて速度が第
１速度設定値V1に減速された時点T1から更に第２速度設
定値V2に減速された時点T2までの間におけるパルス発生
器１からのパルス信号が第１カウンタ６において計数さ
れ、クロックパルス発生器７からのクロックパルス信号
が第２カウンタ９において計数される。第１カウンタ６
のカウント数は、T1からT2までの走行距離を表わし、第
２カウンタ９のカウント数は、T1からT2までの経過時間
を表わす。

試験されるブレーキが、制動操作され自動車を所定速度
から更に別の所定速度に減速するのに要する所要走行距
離及び所要時間が求められる。即ち、試験されるブレー
キの制動性能が求められる。

上記の第１比較部２及び第２比較部３の比較作用につい
て更に詳述すると、第２図に示すように比較部がアナロ
グ方式である場合においては、パルス発生器１からのパ
ルス信号は、F/V変換器10に入力され、走行速度に対応
するパルス信号の周波数は、それに対応した電圧信号に
変換され、第１アナログ設定器13・第２アナログ設定器
14において夫々設定された所定速度に対応する電圧値と
第１アナログ比較器11及び第２アナログ比較器12におい
て比較される。

第３図に示すように上記の第１比較部２及び第２比較部
３がディジタル方式である場合においては、タイミング
信号発生器20の出力はAND回路21に入力され、その出力
が高レベルの間だけAND回路21が開かれ、AND回路21は、
パルス発生器１からのパルス信号をカウンタ15に導通す
る。そして、所定の計数時間毎のタイミング信号発生器
20からの低レベル信号は、カウンタ15にリセット信号と
して直接入力される。

従って、リセット信号の間隔におけるパルス発生器１か
らのパルス信号はカウンタ15において計数される。その
計数値は、単位時間におけるパルス発生器１のパルス信
号のパルス数、即ち走行速度を表わし、第１ディジタル
設定器18・第２ディジタル設定器19において夫々設定さ
れた所定速度に対応する数値と第１ディジタル比較器16
及び第２ディジタル比較器17において比較される。

上記の両実施例における第１アナログ設定器13・第２ア
ナログ設定器14及び第１ディジタル設定器18・第２ディ
ジタル設定器19においては、自動車の走行速度Ｖ＝V0か
ら停止Ｖ＝０までの任意の速度に対応する値が設定され
得る。

別の実施例として、上記の第１実施例及び第２実施例に
おけるゲート制御回路４及びAND回路5,8を用いない第４
図に示すような型式がある。

第１比較部２は第１微分回路22に、第２比較部３は第２
微分回路23に夫々接続され、第１微分回路22は、第１カ
ウンタ６及び第２カウンタ９に接続され、第２微分回路
23は、第１カウンタ６及び第２カウンタ９と共に夫々の
ラッチ回路24,25に接続されている。

第４図において、第１図におけるのと同様に自動車の速
度V0の走行中に制動操作が行われ、自動車は第１速度設
定値V1に減速された時点T1に第１比較部２から信号Ａが
出力され、更に第２速度設定値V1に減速された時点T1に
第２比較部３から信号Ｂが出力される。

各比較部2,3からの出力が第１微分回路22及び第２微分
回路23で微分され、各出力の立上りの時点をとらえた微
分信号が出力される。第１微分回路22からの微分信号が
第１カウンタ６及び第２カウンタ９に入力されると、各
カウンタ6,9は、ゼロリセットされ、パルス発生器１及
びクロックパルス発生器７からのパルス信号のカウント
が再開され、夫々のカウント数はラッチ回路24,25に入
力される。そして、第２微分回路23からの微分信号がラ
ッチ回路24,25に入力されると、第１カウンタ６及び第
２カウンタ９からの夫々のカウント数がラッチされる。

〔考案の効果〕

この考案の自動車のブレーキの制動試験装置によれば、
制動動作開始から停止に至るまでの間の如何なる速度変
化区間における減速所要時間及び減速所要距離も自動的
に且つ高精度に直ちに計測することができる。従って、
緒条件に応じたブレーキの性能の正確な試験結果が制動
操作において直ちに求められる。

【図面の簡単な説明】

第１図は、この考案の実施例における自動車のブレーキ
の制動試験装置の構成概要図、 第２図は、この考案の第１実施例における上自動車のブ
レーキの制動試験装置の部分構成図、 第３図は、この考案の第２実施例における自動車のブレ
ーキの制動試験装置の部分構成図、 第４図は、この考案の第1,2実施例における自動車のブ
レーキの制動試験装置の変形構成部分図、 第５図及び第６図は、従来の技術における自動車のブレ
ーキの制動試験装置の構成概要図である。 1:パルス発生器、2:第１比較部、3:第２比較部 4:ゲート制御回路、5,8,21:AND回路 6:第１カウンタ、7:クロックパルス発生器 9:第２カウンタ、10:F/V変換器 11:第１アナログ比較器、12:第２アナログ比較器 13:第１アナログ設定器、14:第２アナログ設定器 15:カウンタ、16:第１ディジタル比較器 17:第２ディジタル比較器 18:第１ディジタル設定器 19:第２ディジタル設定器 20:タイミング信号発生器 22:第１微分回路、23:第２微分回路 24,25:ラッチ回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】自動車に結合され、走行面に接触して回転
   する検出用の所定周長の第５輪の回転に応じてパルス信
   号を出力するパルス発生器、クロックパルス発生器、走
   行速度に比例したパルス発生器からのパルス信号の周波
   数と走行速度より低い複数の設定速度の夫々に対応した
   周波数とを比較する夫々の比較器、比較器における比較
   結果により減速中の走行速度が１つの設定速度に等しい
   時点と他の設定速度に等しい時点とを検出する検出手
   段、前記両時点間に出力されるパルス信号の数及びクロ
   ックパルス信号の数を計数するカウンタとから構成され
   たブレーキの制動試験装置