JPH0651003A - 位相位置の測定法および測定装置 - Google Patents
位相位置の測定法および測定装置Info
- Publication number
- JPH0651003A JPH0651003A JP5081834A JP8183493A JPH0651003A JP H0651003 A JPH0651003 A JP H0651003A JP 5081834 A JP5081834 A JP 5081834A JP 8183493 A JP8183493 A JP 8183493A JP H0651003 A JPH0651003 A JP H0651003A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- phase position
- signals
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 3
- 208000037516 chromosome inversion disease Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Phase Differences (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 本発明の課題は、検出されるべき複数個の信
号のうちの１つと、この１つの信号の評価のために用い
られる、転送信号の側縁とが同じ時点に現れることのあ
る時に、生じ得る位相測定エラーを回避することであ
る。 【構成】 本発明によれば、検出されるべき信号を２つ
の群へ分割し、これらの群の各々が、引き受け信号の、
前記の測定エラーが回避されるような側縁にもとづい
て、以後に処理される。
号のうちの１つと、この１つの信号の評価のために用い
られる、転送信号の側縁とが同じ時点に現れることのあ
る時に、生じ得る位相測定エラーを回避することであ
る。 【構成】 本発明によれば、検出されるべき信号を２つ
の群へ分割し、これらの群の各々が、引き受け信号の、
前記の測定エラーが回避されるような側縁にもとづい
て、以後に処理される。
Description
【０００１】
【産業上の利用分野】本発明は、請求項１の上位概念に
示された方法ならびにこの方法を実施するのに適してい
る装置に関する。
示された方法ならびにこの方法を実施するのに適してい
る装置に関する。
【０００２】本発明はクロックパスル制御されるディジ
タル装置に関する。
タル装置に関する。
【０００３】
【従来の技術】クロックパルス制御される回路の場合、
入力側は通常は離散的な時点において走査検出される。
クロックパルスが例えば１ＭＨｚの値を有する時は、こ
れらのクロックパルスは１マイクロ秒の間隔で現れる。
全部の入力信号も通常は１マイクロ秒の間隔で即ちクロ
ックパルスの時点において走査検出されて評価される。
入力側は通常は離散的な時点において走査検出される。
クロックパルスが例えば１ＭＨｚの値を有する時は、こ
れらのクロックパルスは１マイクロ秒の間隔で現れる。
全部の入力信号も通常は１マイクロ秒の間隔で即ちクロ
ックパルスの時点において走査検出されて評価される。
【０００４】このことは、入力信号の時間的分解能が１
マイクロ秒よりも細分化はできないことを意味する。入
力信号の変化が１つのクロックより例えば０．１マイク
ロ秒前にまたは０．５マイクロ秒前に生じたか否かは、
例えば１ＭＨｚでクロックパルス制御されるディジタル
回路によっては区別されない。
マイクロ秒よりも細分化はできないことを意味する。入
力信号の変化が１つのクロックより例えば０．１マイク
ロ秒前にまたは０．５マイクロ秒前に生じたか否かは、
例えば１ＭＨｚでクロックパルス制御されるディジタル
回路によっては区別されない。
【０００５】この目的で、例えば先行の出願、ドイツ連
邦共和国第Ｐ４１２３３８８．３号に示されている位相
測定回路が適している。この位相測定回路は、入力信号
−テスト信号とも称される−と基準信号−システムクロ
ックパルスと等しくできるかまたはこれから導出できる
−との間の位相関係を測定する。それによって例えば、
後置接続されている回路段が入力信号により制御され
る、即ちクロック制御され、システムクロックパルスに
よって制御されないように、できる。
邦共和国第Ｐ４１２３３８８．３号に示されている位相
測定回路が適している。この位相測定回路は、入力信号
−テスト信号とも称される−と基準信号−システムクロ
ックパルスと等しくできるかまたはこれから導出できる
−との間の位相関係を測定する。それによって例えば、
後置接続されている回路段が入力信号により制御され
る、即ちクロック制御され、システムクロックパルスに
よって制御されないように、できる。
【０００６】入力信号において有意な変化が生ずると例
えば負の側縁が生ずると、クロックパルスパターンにお
けるこの変化を含む相対的な時間位置が測定され記憶さ
れ送出される。この種の回路により、ディジタル回路の
クロックパルスパターンにおける入力信号の有意な変化
の相対的な時間位置を測定できる。
えば負の側縁が生ずると、クロックパルスパターンにお
けるこの変化を含む相対的な時間位置が測定され記憶さ
れ送出される。この種の回路により、ディジタル回路の
クロックパルスパターンにおける入力信号の有意な変化
の相対的な時間位置を測定できる。
【０００７】しかしこの位相測定回路の出力信号は、方
式に基因して入力信号における変化よりも所定の時間だ
け遅延して現れる。この出力信号の現れる時点は入力信
号における変化の時点と以後の遅延時間により定められ
る。出力信号はいわばいつでも発生し得る。これにより
後続の回路段との衝突が生ずる。これらの回路段はそれ
らの入力信号を、クロックパルスにより設定されている
時点において走査検出する。
式に基因して入力信号における変化よりも所定の時間だ
け遅延して現れる。この出力信号の現れる時点は入力信
号における変化の時点と以後の遅延時間により定められ
る。出力信号はいわばいつでも発生し得る。これにより
後続の回路段との衝突が生ずる。これらの回路段はそれ
らの入力信号を、クロックパルスにより設定されている
時点において走査検出する。
【０００８】位相測定回路の出力信号が、この出力信号
が走査検出されるまさにその時点に現れる場合があり得
る。この場合、この出力信号が当該クロックパルスの前
に現れたのか、または後にはじめて現れたのかの判定の
不確実性がある。この判定は偶然によりまたはノイズに
より定められる。判定が誤まると、このことは１クロッ
クパルス全部の位相測定エラーに例えば１ＭＨｚのクロ
ックパルス周波の場合は１マイクロ秒の位相エラーに相
応する。
が走査検出されるまさにその時点に現れる場合があり得
る。この場合、この出力信号が当該クロックパルスの前
に現れたのか、または後にはじめて現れたのかの判定の
不確実性がある。この判定は偶然によりまたはノイズに
より定められる。判定が誤まると、このことは１クロッ
クパルス全部の位相測定エラーに例えば１ＭＨｚのクロ
ックパルス周波の場合は１マイクロ秒の位相エラーに相
応する。
【０００９】
【発明が解決すべき問題点】本発明の課題は、この判定
の不確実性を阻止し、各々の時点に生じ得る位相測定回
路の出力信号を、後置接続されている回路段の動作クロ
ックパルスにより不確実性なく走査検出することであ
る。
の不確実性を阻止し、各々の時点に生じ得る位相測定回
路の出力信号を、後置接続されている回路段の動作クロ
ックパルスにより不確実性なく走査検出することであ
る。
【００１０】
【課題を解決するための手段】この課題は請求の範囲１
に示された方法およびこれを実施する装置により、解決
されている。
に示された方法およびこれを実施する装置により、解決
されている。
【００１１】本発明によれば、テスト信号と基準信号と
の間の位相比較にもとづいて形成される比較信号が２つ
の群に分割される。第１の群は、後置接続されている回
路段の動作クロックパルスの第１の位相位置と比較さ
れ、比較信号の第２の群は後置接続されている回路段の
動作クロックパルスの第２の位相位置と比較される。
の間の位相比較にもとづいて形成される比較信号が２つ
の群に分割される。第１の群は、後置接続されている回
路段の動作クロックパルスの第１の位相位置と比較さ
れ、比較信号の第２の群は後置接続されている回路段の
動作クロックパルスの第２の位相位置と比較される。
【００１２】基準信号は例えば位相測定回路用の動作ク
ロックパルスから、および／または、後置接続されてい
る回路段から導出されるか、またはこの動作クロックパ
ルスと同一にできる。
ロックパルスから、および／または、後置接続されてい
る回路段から導出されるか、またはこの動作クロックパ
ルスと同一にできる。
【００１３】基準信号の位相位置は、ディジタル的な経
過（ハイ、ロー；ないし“１”，“０”）の場合はこれ
らの両方の状態の間が区別されるように、規定できる。
過（ハイ、ロー；ないし“１”，“０”）の場合はこれ
らの両方の状態の間が区別されるように、規定できる。
【００１４】アナログの基準信号の場合、例えば基準信
号が正弦波状、のこぎり波状等に経過する場合、所定の
振幅値による区別が行われる。
号が正弦波状、のこぎり波状等に経過する場合、所定の
振幅値による区別が行われる。
【００１５】従属形式の請求項に具体的な構成が示され
ている。
ている。
【００１６】比較信号の各々が固有の比較線路を介して
導かれ、これらの比較線路は２つの群に分割されてい
る。第１の群の比較線路は第１の比較ユニットへ例えば
第１のレジスタへ導かれ、第２の群の比較線路が第２の
ユニットへ例えば第２のレジスタへ導かれる。第１のレ
ジスタは基準信号の第１の位相位置により制御され、第
２のレジスタは基準信号の第２の位相位置により制御さ
れる。
導かれ、これらの比較線路は２つの群に分割されてい
る。第１の群の比較線路は第１の比較ユニットへ例えば
第１のレジスタへ導かれ、第２の群の比較線路が第２の
ユニットへ例えば第２のレジスタへ導かれる。第１のレ
ジスタは基準信号の第１の位相位置により制御され、第
２のレジスタは基準信号の第２の位相位置により制御さ
れる。
【００１７】相応の出力信号が別の回路段へ例えば別の
レジスタ、別の評価回路等へ導かれる。
レジスタ、別の評価回路等へ導かれる。
【００１８】
【実施例】次に本発明の実施例を図面を用いて説明す
る。
る。
【００１９】実施例の説明に入る前に、図面において個
々に示されているブロックは本発明を一層良く理解する
ためにだけ用いることを、前置きしておく。これらのブ
ロックのうちの個々のまたは複数個のブロックはユニッ
トにまとめることができる。これらは集積化技術でまた
はハイブリッド技術としてまたはプログラム制御される
マイクロコンピュータとして、またはその制御に適する
プログラムの一部として実現できる。
々に示されているブロックは本発明を一層良く理解する
ためにだけ用いることを、前置きしておく。これらのブ
ロックのうちの個々のまたは複数個のブロックはユニッ
トにまとめることができる。これらは集積化技術でまた
はハイブリッド技術としてまたはプログラム制御される
マイクロコンピュータとして、またはその制御に適する
プログラムの一部として実現できる。
【００２０】しかし個々の回路段に含まれるエレメント
は、個別部材として実施することもできる。
は、個別部材として実施することもできる。
【００２１】図１に示されたブロック図は、回路段１１
と遅延用縦続接続体１２を有する発振器１０を示す。こ
の遅延用縦続接続体１２は遅延エレメント１３ａ，１３
ｂ……，１３ｎから構成される。ここに図示されている
発振器は、既に先行の出願、第Ｐ４１２３３８８．３号
に詳細に示されているため、ここでは説明しない。
と遅延用縦続接続体１２を有する発振器１０を示す。こ
の遅延用縦続接続体１２は遅延エレメント１３ａ，１３
ｂ……，１３ｎから構成される。ここに図示されている
発振器は、既に先行の出願、第Ｐ４１２３３８８．３号
に詳細に示されているため、ここでは説明しない。
【００２２】遅延エレメントの入力信号は、スイッチン
グ段に所属するスイッチング接点１４ａ，……，１４ｎ
の各１つのスイッチング入力側へ導かれる。これらのス
イッチング接点１４はこの実施例においてレジスタとし
て構成されていて、閾値段１６により制御される。この
閾値段の出力信号は、これに導かれるテスト信号ＴＳの
有意な変化にもとづいて形成される。
グ段に所属するスイッチング接点１４ａ，……，１４ｎ
の各１つのスイッチング入力側へ導かれる。これらのス
イッチング接点１４はこの実施例においてレジスタとし
て構成されていて、閾値段１６により制御される。この
閾値段の出力信号は、これに導かれるテスト信号ＴＳの
有意な変化にもとづいて形成される。
【００２３】レジスタ１４の出力側は一部はインバータ
１７へ、一部は直接、ＮＯＲゲート１８へ導かれる。前
述の回路ブロックの構成と動作も同じく前記の先行の出
願に示されているため、ここでは説明しない。
１７へ、一部は直接、ＮＯＲゲート１８へ導かれる。前
述の回路ブロックの構成と動作も同じく前記の先行の出
願に示されているため、ここでは説明しない。
【００２４】ＮＯＲゲート１８の出力信号はいわゆる比
較信号Ｖｓ．１，……，Ｖｓ．ｎを形成する。これらは
それぞれ固有の比較線路を介して導かれる。これらの比
較線路の第１の群は第１のレジスタ１９へ導かれ、比較
線路の第２の群は第２のレジスタ２０へ導かれている。
第１のレジスタ１９はこの実施例においては、発振器１
０により発生される基準信号ＲＳにより制御される。こ
の基準信号は反転段２１へも導かれる。反転段の出力信
号は第２のレジスタ２０の制御のために用いられる。
較信号Ｖｓ．１，……，Ｖｓ．ｎを形成する。これらは
それぞれ固有の比較線路を介して導かれる。これらの比
較線路の第１の群は第１のレジスタ１９へ導かれ、比較
線路の第２の群は第２のレジスタ２０へ導かれている。
第１のレジスタ１９はこの実施例においては、発振器１
０により発生される基準信号ＲＳにより制御される。こ
の基準信号は反転段２１へも導かれる。反転段の出力信
号は第２のレジスタ２０の制御のために用いられる。
【００２５】レジスタ１９，２０の出力信号は、同じく
基準信号ＲＳにより制御される第３のレジスタ２２へ、
導かれる。
基準信号ＲＳにより制御される第３のレジスタ２２へ、
導かれる。
【００２６】レジスタ２２の出力信号は一方では、テス
ト信号ＴＳの一義的な位相配属のための情報を含み、さ
らにここには図示されていない評価段へ導くことができ
る。レジスタ２２の出力信号は他方ではＮＯＲゲート２
３へ導かれる。このＮＯＲゲートの出力信号は、レジス
タ１９，２０，２２ならびにスイッチング装置１５のた
めのリセット信号として用いられる。
ト信号ＴＳの一義的な位相配属のための情報を含み、さ
らにここには図示されていない評価段へ導くことができ
る。レジスタ２２の出力信号は他方ではＮＯＲゲート２
３へ導かれる。このＮＯＲゲートの出力信号は、レジス
タ１９，２０，２２ならびにスイッチング装置１５のた
めのリセット信号として用いられる。
【００２７】次に図１の実施例の動作を図２を用いて説
明する。
明する。
【００２８】基準信号は方形波信号として形成されてい
て、時点ｔ０においてローからハイへの側縁を有し、時
点ｔｍにおいてハイからローへの側縁を有し、時点ｔｎ
において再びローからハイへの側縁を有する。この振動
は周波的に進行するとする。
て、時点ｔ０においてローからハイへの側縁を有し、時
点ｔｍにおいてハイからローへの側縁を有し、時点ｔｎ
において再びローからハイへの側縁を有する。この振動
は周波的に進行するとする。
【００２９】時点ｔｘにおいてテスト信号ＴＳが著しい
変化を有し、これにより閾値段１６が、レジスタ１４が
引き受けを行うように、制御される。内部の走行時間遅
延により、比較信号Ｖｓ．ｘはｔｘ以後の時点において
論理値ゼロから論理値１へ切り換えられる。時点ｔｘは
図２において次のように選定されている。即ちＶｓ．ｘ
の切り換えられ以後の時点において、まだ基準信号の側
縁ｔｍの手前にあるように、選定されている。
変化を有し、これにより閾値段１６が、レジスタ１４が
引き受けを行うように、制御される。内部の走行時間遅
延により、比較信号Ｖｓ．ｘはｔｘ以後の時点において
論理値ゼロから論理値１へ切り換えられる。時点ｔｘは
図２において次のように選定されている。即ちＶｓ．ｘ
の切り換えられ以後の時点において、まだ基準信号の側
縁ｔｍの手前にあるように、選定されている。
【００３０】もう１つの実施例の場合に前提とされてい
ることは、時点ｔｙにおいて閾値段１６が、レジスタ１
４が転送するように、制御される。そのため比較信号Ｖ
ｓ．ｙは、時点ｔｍと近似的に等しい時点−ここにおい
て基準信号の負の側縁（“１”から“０”へ）が現れる
−に“１”へ切り換えられる。
ることは、時点ｔｙにおいて閾値段１６が、レジスタ１
４が転送するように、制御される。そのため比較信号Ｖ
ｓ．ｙは、時点ｔｍと近似的に等しい時点−ここにおい
て基準信号の負の側縁（“１”から“０”へ）が現れる
−に“１”へ切り換えられる。
【００３１】第３の実施例においては閾値段１６の切り
換えが時点ｔｚにおいて行われるとする。所属の比較信
号Ｖｓ．ｚは、近似的に時点ｔｎ−ここにおいて基準信
号の正の側縁（“０”から“１”へ）が現れる−と同じ
である以後の時点においてはじめて１へ切り換えられ
る。
換えが時点ｔｚにおいて行われるとする。所属の比較信
号Ｖｓ．ｚは、近似的に時点ｔｎ−ここにおいて基準信
号の正の側縁（“０”から“１”へ）が現れる−と同じ
である以後の時点においてはじめて１へ切り換えられ
る。
【００３２】レジスタ１９，２０は、その入力側に加わ
る信号が、所定の方向の、正または負の方向への側縁が
加わる時点に転送するように、動作する。もし両方のレ
ジスタが基準信号の同じ側縁で制御されるとすると、時
点ｔｙにまたはｔｚに生ずる、テスト信号の有意な変化
が、基準信号の最初のまたは以後の周期期間に計数され
ることがあり得る。これにより位相測定の際に周期期間
の不正確さが生じてしまう。
る信号が、所定の方向の、正または負の方向への側縁が
加わる時点に転送するように、動作する。もし両方のレ
ジスタが基準信号の同じ側縁で制御されるとすると、時
点ｔｙにまたはｔｚに生ずる、テスト信号の有意な変化
が、基準信号の最初のまたは以後の周期期間に計数され
ることがあり得る。これにより位相測定の際に周期期間
の不正確さが生じてしまう。
【００３３】しかしこの実施例においてはレジスタ１
９，２０が基準信号ＲＳの異なる位相で制御される。そ
のためレジスタが正の側縁により制御される時は、第１
群の比較信号は時点ｔｎにおいて、および第２群の比較
信号は時点ｔｍないしｔｍ′において、レジスタ１９ま
たは２０により処理される。そのためテスト信号の基準
信号への一義的な位相対関が保証されている。
９，２０が基準信号ＲＳの異なる位相で制御される。そ
のためレジスタが正の側縁により制御される時は、第１
群の比較信号は時点ｔｎにおいて、および第２群の比較
信号は時点ｔｍないしｔｍ′において、レジスタ１９ま
たは２０により処理される。そのためテスト信号の基準
信号への一義的な位相対関が保証されている。
【００３４】どちらの比較信号が第１の群に、およびど
ちらの比較信号が第２の群に配属化されるかの決定は、
実質的に、使用される装置の走行時間遅延に依存する。
この実施例において前提とされていることは、回路段１
６，１７，１８によりそれぞれ１単位時間だけ遅延さ
れ、そのため比較信号Ｖｓが時点ｔｘ＋３，ｔｙ＋３、
またはｔｚ＋３において発生することである。
ちらの比較信号が第２の群に配属化されるかの決定は、
実質的に、使用される装置の走行時間遅延に依存する。
この実施例において前提とされていることは、回路段１
６，１７，１８によりそれぞれ１単位時間だけ遅延さ
れ、そのため比較信号Ｖｓが時点ｔｘ＋３，ｔｙ＋３、
またはｔｚ＋３において発生することである。
【００３５】不正確さを回避する目的で、時点ｔｍにお
ける側縁により引き受けられる比較信号Ｖｓがこの時点
には現れないことを保証する必要がある。即ち比較信号
Ｖｓは、常にｔｍの前かｔｍの後に現れるべきである。
ける側縁により引き受けられる比較信号Ｖｓがこの時点
には現れないことを保証する必要がある。即ち比較信号
Ｖｓは、常にｔｍの前かｔｍの後に現れるべきである。
【００３６】同じことが、時点ｔｍにおける側縁により
引き受けられる比較信号に対しても当てはまる。
引き受けられる比較信号に対しても当てはまる。
【００３７】前述の実施例の変形実施例は、次の修正の
うちの少なくとも１つを有することができる：比較信号
の各々を固有の比較線路を介して案内するのではなく、
複数個のまたは全部の比較信号Ｖｓを、例えば時分割多
重法および／または周波数分割多重法を用いて、共通の
１つの線路を介して案内可能とする。両方の群への分割
は例えば、比較信号によりまたは時間に関して制御でき
るスイッチング手段を用いて可能である；レジスタ１
９，２０の出力側は、レジスタ２２を用いなくても、Ｎ
ＯＲゲート２３を介してリセットのために用いることが
できる。
うちの少なくとも１つを有することができる：比較信号
の各々を固有の比較線路を介して案内するのではなく、
複数個のまたは全部の比較信号Ｖｓを、例えば時分割多
重法および／または周波数分割多重法を用いて、共通の
１つの線路を介して案内可能とする。両方の群への分割
は例えば、比較信号によりまたは時間に関して制御でき
るスイッチング手段を用いて可能である；レジスタ１
９，２０の出力側は、レジスタ２２を用いなくても、Ｎ
ＯＲゲート２３を介してリセットのために用いることが
できる。
【００３８】異なるレジスタ１９，２０を次のように使
用することができる。即ち例えばレジスタ１９が信号Ｒ
Ｓの上昇縁の際に比較信号Ｖｓを引き受け、レジスタ２
０が信号ＲＳの下降縁の際に信号ＲＳを引き受けること
ができるように、使用できる。この場合は反転段２１が
省略できる；信号ＲＳは発振器１０から発生する必要が
ない。それに代えて、ＲＳは任意の別の回路段から発生
できる、または発振器１０を同期化することもできるシ
ステムクロックパルスから任意の方法で導出できる。
用することができる。即ち例えばレジスタ１９が信号Ｒ
Ｓの上昇縁の際に比較信号Ｖｓを引き受け、レジスタ２
０が信号ＲＳの下降縁の際に信号ＲＳを引き受けること
ができるように、使用できる。この場合は反転段２１が
省略できる；信号ＲＳは発振器１０から発生する必要が
ない。それに代えて、ＲＳは任意の別の回路段から発生
できる、または発振器１０を同期化することもできるシ
ステムクロックパルスから任意の方法で導出できる。
【００３９】補足すると、本発明はテレビジョン信号の
処理の場合に用いることができる。
処理の場合に用いることができる。
【図１】本発明の実施例のブロック図である；
【図２】図１の実施例の動作を説明する時間ダイヤグラ
ム図である。
ム図である。
１０ 発振器、 １１ 回路段、 １２ 遅延用縦続接
続体、 １３ａ〜１３ｎ 遅延エレメント、 １４ａ〜
１４ｎ スイッチング接点、 １５ スイッチング段、
１６ 閾値段、 １７，２１ 反転段、 １８，２３
ＮＯＲゲート、 １９，２０，２２ レジスタ
続体、 １３ａ〜１３ｎ 遅延エレメント、 １４ａ〜
１４ｎ スイッチング接点、 １５ スイッチング段、
１６ 閾値段、 １７，２１ 反転段、 １８，２３
ＮＯＲゲート、 １９，２０，２２ レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルブレヒト ローターメル ドイツ連邦共和国 フィリンゲン ヴェッ シュハルデ 113
Claims (4)
- 【請求項１】 テスト信号の、基準信号に対する位相位
置の測定法であって、基準信号との比較による、該テス
ト信号の有意な変化に基づいて、複数個の比較信号のう
ちの１つにおける状態を変化する形式の、位相位置の測
定法において、第１群の比較信号を、後置接続されてい
る回路段の動作クロックパルスの第１の位相位置にもと
づいて後続処理をし、さらに第２群の比較信号を前記の
後置接続されている回路段の動作クロックパルスの第２
の位相位置にもとづいて後続処理することを特徴とす
る、位相位置の測定法。 - 【請求項２】 基準信号（ＲＳ）に関係づけてテスト信
号（ＴＳ）の位相位置を測定する装置であって、第１の
手段（１６，１７，１８）が設けられており、該第１手
段はテスト信号（ＴＳ）の有意な変化の際に、複数個の
比較信号（Ｖｓ）のうちの１つの信号における状態を変
化する形式の、テスト信号の位相位置の検出装置におい
て、 第２の手段（１９）が設けられており、該第２の手段
は、後置接続されている回路（２２）の動作クロックパ
ルスの最初の位相位置にもとづいて、第１の群の比較信
号を後続処理し、さらに第３の手段（２１，２０）が設
けられており、該第３の手段は、後置接続されている回
路段（２２）の動作クロックパルスの第２の位相位置に
もとづいて、第２の群の比較信号を処理することを特徴
とする、テスト信号の位相位置の測定装置。 - 【請求項３】 比較信号（Ｖｓ）の各々が固有の比較線
路を介して導かれ、さらに第１の群の比較線路が第２の
手段（１９）と接続されており、第２の群の比較線路が
第３の手段（２１，２０）と接続されている、請求項２
記載の測定装置。 - 【請求項４】 第２の手段が第１のレジスタ（１９）を
含み、第３の手段が第２のレジスタ（２０）を含み、該
第２のレジスタが反転段（２１）を介して制御される、
請求項２又は３記載の測定装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4211701A DE4211701A1 (de) | 1992-04-08 | 1992-04-08 | Verfahren und Vorrichtung zur Phasenmessung |
| DE4211701.1 | 1992-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651003A true JPH0651003A (ja) | 1994-02-25 |
| JP3699488B2 JP3699488B2 (ja) | 2005-09-28 |
Family
ID=6456327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08183493A Expired - Fee Related JP3699488B2 (ja) | 1992-04-08 | 1993-04-08 | 位相位置の測定法および測定装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5412311A (ja) |
| EP (1) | EP0564923B1 (ja) |
| JP (1) | JP3699488B2 (ja) |
| DE (2) | DE4211701A1 (ja) |
| ES (1) | ES2108775T3 (ja) |
| HK (1) | HK1002840A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104353A (ja) * | 1996-06-17 | 1998-01-06 | Denso Corp | Ａ／ｄ変換器 |
| JP2011519529A (ja) * | 2008-04-14 | 2011-07-07 | クゥアルコム・インコーポレイテッド | 完全デジタル位相ロックループにおける位相デジタル変換器 |
| JP5559142B2 (ja) * | 2009-02-27 | 2014-07-23 | 古野電気株式会社 | 位相測定装置、および周波数測定装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689530A (en) * | 1994-06-22 | 1997-11-18 | Alcatel Network Systems, Inc. | Data recovery circuit with large retime margin |
| US5592519A (en) * | 1994-06-22 | 1997-01-07 | Alcatel Network Systems, Inc. | Dual frequency clock recovery using common multitap line |
| DE19503035C2 (de) * | 1995-01-31 | 1998-09-17 | Siemens Ag | Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung |
| US5812626A (en) * | 1995-06-13 | 1998-09-22 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit sampling circuit skew adjusting circuit and logic analyzing circuit |
| JP2859189B2 (ja) * | 1995-12-27 | 1999-02-17 | 日本電気アイシーマイコンシステム株式会社 | タイミングエラー検出回路 |
| US5930311A (en) * | 1996-10-10 | 1999-07-27 | Alcatel Usa Sourcing, L.P. | Circuitry for retiming a received data signal |
| US5910742A (en) * | 1997-06-16 | 1999-06-08 | Cypress Semiconductor Corp. | Circuit and method for data recovery |
| US6578155B1 (en) | 2000-03-16 | 2003-06-10 | International Business Machines Corporation | Data processing system with adjustable clocks for partitioned synchronous interfaces |
| US7149145B2 (en) | 2004-07-19 | 2006-12-12 | Micron Technology, Inc. | Delay stage-interweaved analog DLL/PLL |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3132069A1 (de) * | 1981-08-13 | 1983-03-03 | Anatolij Prokopevic Bykov | Phasenmesseinrichtung |
| EP0225396B1 (de) * | 1985-12-12 | 1990-09-26 | Deutsche ITT Industries GmbH | Digitale Phasenmesschaltung |
| JP2642421B2 (ja) * | 1988-06-28 | 1997-08-20 | 富士通株式会社 | デジタル位相差検出回路及び位相差検出方法 |
| US4884020A (en) * | 1988-07-22 | 1989-11-28 | Orion Instruments, Inc. | Phase detection system |
| DE3913872A1 (de) * | 1989-04-27 | 1990-11-08 | Wandel & Goltermann | Verfahren zur messung grosser phasenhuebe an jittermodulierten signalen und anordnung zu dessen durchfuehrung |
| JP2868266B2 (ja) * | 1990-01-25 | 1999-03-10 | 株式会社日本自動車部品総合研究所 | 信号位相差検出回路及び信号位相差検出方法 |
| EP0467712B1 (en) * | 1990-07-20 | 1998-04-29 | Nec Corporation | Phase demodulator for psk-modulated signals |
| DE4123388A1 (de) * | 1991-07-15 | 1993-01-21 | Thomson Brandt Gmbh | Vorrichtung zur erzeugung von schwingungen und deren anwendung |
-
1992
- 1992-04-08 DE DE4211701A patent/DE4211701A1/de not_active Withdrawn
-
1993
- 1993-03-26 EP EP93105025A patent/EP0564923B1/de not_active Expired - Lifetime
- 1993-03-26 ES ES93105025T patent/ES2108775T3/es not_active Expired - Lifetime
- 1993-03-26 DE DE59307298T patent/DE59307298D1/de not_active Expired - Fee Related
- 1993-04-06 US US08/043,395 patent/US5412311A/en not_active Expired - Fee Related
- 1993-04-08 JP JP08183493A patent/JP3699488B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-09 HK HK98101903A patent/HK1002840A1/xx not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104353A (ja) * | 1996-06-17 | 1998-01-06 | Denso Corp | Ａ／ｄ変換器 |
| JP2011519529A (ja) * | 2008-04-14 | 2011-07-07 | クゥアルコム・インコーポレイテッド | 完全デジタル位相ロックループにおける位相デジタル変換器 |
| JP5559142B2 (ja) * | 2009-02-27 | 2014-07-23 | 古野電気株式会社 | 位相測定装置、および周波数測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0564923B1 (de) | 1997-09-10 |
| ES2108775T3 (es) | 1998-01-01 |
| JP3699488B2 (ja) | 2005-09-28 |
| DE59307298D1 (de) | 1997-10-16 |
| HK1002840A1 (en) | 1998-09-18 |
| US5412311A (en) | 1995-05-02 |
| DE4211701A1 (de) | 1993-10-14 |
| EP0564923A2 (de) | 1993-10-13 |
| EP0564923A3 (en) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0651003A (ja) | 位相位置の測定法および測定装置 | |
| US4740891A (en) | Asynchronous state machine | |
| US4660197A (en) | Circuitry for synchronizing a multiple channel circuit tester | |
| JPH0220173B2 (ja) | ||
| GB2348327A (en) | Clock skew removal apparatus | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| HK1002840B (en) | Method and device for phase measuring | |
| JPH08146099A (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| US4698828A (en) | Position and direction of motion sensing system | |
| JPH04366779A (ja) | パルス発生装置 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| DK163905B (da) | Delekreds med variabelt forholdstal | |
| US4901315A (en) | Integrated data and timing circuitry for automatic circuit tester | |
| KR19980068104A (ko) | 엘시디(lcd) 드라이버용 클럭발생회로 | |
| US5469083A (en) | Circuit configuration for synchronous clock generation of at least two clock signals | |
| JPH03200081A (ja) | ジッタを含んだ波形のスキュー調整回路 | |
| US6891421B2 (en) | Method and apparatus for on die clock shrink burst mode | |
| SU1183971A1 (ru) | Устройство для мажоритарного выбора асинхронных сигналов | |
| SU1298887A1 (ru) | Распределитель импульсов | |
| JP2824774B2 (ja) | パルス列検出方法及び回路 | |
| SU1677855A2 (ru) | Устройство дл синхронизации импульсов | |
| JPH07115352A (ja) | マルチプレクサ | |
| JPS6337272A (ja) | 論理回路への基準電圧供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |