JPH06510400A - プラチナでのライフタイム制御を有するｉｇｂｔの製法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プラチナでのライフタイム制御を有するＩＧＢＴの製法とその装置背景技術 この発明はパワー半導体装置を製造するための方法、特に絶縁ゲートパワー装置 の製法とその構成に関する。もっと特定的に、この出願書は、パワーＭＯ３ＦＥ Ｔ装置だけでな（、絶縁ゲートトランジスタ（ＩＧＴ又はＩＧＢＴ）　、ＭＯ８ 制御サイリスタ（ＭＣＴ）　、エミッタ制御サイリスク、そして他のゲート制御 小数キャリヤ装置などの４層（ＰＮＰＮ）装置を製造するために出願人の米国特 許番号第４．８９５．８１０号で開示されたものを基にした単一マスク処理方法 における改良に向けられる。

米国特許番号第４．８９５．８１０は、他の利点の中でも、パワー装置の製造に 使用される積層内の欠陥や眉間のミス位置合わせ、又はそのいずれかの結果とし てそのような装置における致命的な欠陥の発生を根本的に除去するＭＯＳＦＥＴ の製法と構造とを開示する。この製法は、ＭＯＳゲート構造に自己位置合わせさ れ、側壁スペーサーによりある大きさに作られた段差ソース領域とそのソース領 域の基礎となり、且つそれに自己位置合わせされた強調導電体領域とを有するＭ Ｏ３ＦＥＴ構造の活性素子エリアの全てを形成するために単一マスクを使用する 。

先行技術で利用できる教示を基に、以前に開示されたＭＯＳＦＥＴの製法と構造 は絶縁ゲートバイポーラトランジスタや他の制御４層装置の製造に容易に適応で きるだろうと信じられていた。それは想像していたよりももっと困難であろうこ とを証明した。

絶縁ゲートバイポーラトランジスタや他のゲート制御４層（ＰＮＰＮ）装置の開 発は以下の参考資料を通して調べられる：Ａ　ｔ　ａ　Ｉ　Ｉ　ａ　ｓ米国特許 番号第３．２０６．６７０号；Ｎｅｗ、米国特許番号第３．２１０．５６３号： Ｇｅｎｔｒｙ、米国特許番号第３．３２４．３５９；Ｐｌｕｍｍｅｒ、米国特許 番号第４．１９９．７７４号；Ｂｅｃｋｅその他、米国特許番号第４．３６４． ０７５号；ＴｅｍｐＩ　ｅ、米国特許番号第４．４１７．３８５；Ｂａｌｉｇａ １米国特許番号第４．４４３．９３１号；ＯｈｍｉＳＰｏｗｅｒ　５ｔａｔｉｃ 　Ｉｎｄｕｃｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　ｒパワー静電誘導トランジスタ 技術」、ＩＥＤＭ、８４−８７頁（図７参照）１９７９年； Ｂａｌｉｇａ、Ｐｏｗｅｒ　Ｊｕｎｃｔｉｏｎ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｃ。

ｎｔｒｏｌｌｅｄ　Ｄｅｖｉｃｅｓｒパワー接合ゲート電界制御装置」、ＩＥＤ Ｍ１頁７６−７８１９７９年； Ｐｌｕｍｍｅｒその他、Ｉｎ５ｕｌａｔｅｄ　Ｇａｔｅ　Ｐｌａｎａｒ　Ｔｈｙ ｒｉｓｔｏｒｓ　ｒ絶縁ゲート平面サイリスク」　。

Ｉ−構造と基本動作 ＩＩ−ｆｉ的モデル評価ＩＥＥＥ紀要、Ｅｌｅｃｔｒｏｎ　ＤｅｖｉｃｅｓＳＥ Ｄ−２７，３８０−３９４頁、１９８０年；Ｌｅｉｐｏｉｄその他、Ａ　ＦＥＴ −Ｃｏｎｔｏｒｏｌｌｅｄ　Ｔｈｙｒｉｓｔｏｒｓ　ｉｎ　ＳＩＰＭＯ８Ｔｅｃ ｈｎｏｌｏｇｙｒＳＩＰＭＯ８技術におけるＦＥＴ制御サイリスタ」、ＩＥＤＭ ７９−８２頁、１９８０年；Ｔｉｈａｎｙｉ、Ｆｕｎｃｔｉｏｎａｌ　Ｉｎｔｅ ｇｒａｔｉｏｎ　ｏｆ　Ｐｏｗｅｒ　ＭＯ３ａｎｄ　Ｂｉｐｏｌａｒ　Ｄｅｖｉ ｃｅｓｒパワーＭＯ８とバイポーラ装置の機能的統合」、ＩＥＥＥａ７５−７８ 頁、１９８０年：Ｂａｌｉｇａその他、Ｔｈｅ　Ｉｎ５ｕｌａｔｅｄ　Ｇａｔｅ 　Ｒｅｃｔｉｆｉｅｒ　（ＩＧＲ）ｒ絶縁ゲート整流器」；Ａ　Ｎｅｗ　Ｐｏｗ ｅｒ　Ｓｗｉｔｃｉｎｇ　Ｄｅｖｉｃｅｒ新パワースイッチ装置」、Ｉ　ＥＤＭ ２６４−２６７頁、１９８２年、Ｒｕ５ｓｅｌｌその他、Ｔｈｅ　Ｃｏｍｆｅｔ −Ａ　Ｎｅｗ　Ｈｉｇｈ　Ｃ。

ｎｄｕｃｔａｎｃｅ　ＭＯＧａｔｅｄ　ＤｅｖｉｃｅｒＣＯＭＦＥＴ−新高電導 ＭＯゲート装置」、ＩＥＥＥ、Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ、、 Ｅ　Ｄ　Ｌ　−１１，６３頁、１９８３年：Ｗｂｅａｔｌｅｙその他、ＣＯＭＦ ＥＴ−Ｔｈｅ　Ｕｌｔｉｍａｔｅ　Ｐｏｗｅｒ　Ｄｅｖｉｃｅ　ｒｃＯＭＦＥＴ −極限パワー装置Ｊ　；Ａ　ＧｅｎｅｒａｌＳｔｕｄｙ　ｏｆ　Ｐｏｗｅｒ　Ｄ ｅｖｉｃｅｓｒパワー装置の一般研究」、５ｏｌｉｄ　５ｔａｔｅ　Ｔｅｃｈｎ ｏｌｏｇｙ、１２１−１２８頁、１９８５年１１月； Ｋｕｏその他、Ｍｏｄｅｌｌｉｎｇ　Ｔｈｅ　Ｔｕｒｎ−ｏｆｆ　Ｃｈａｒａｃ ｔｅｒｉｓｔｉｅｓ　ｏｆ　ｔｈｅ　Ｂｉｐｏｌａｒ−ＭＯ８Ｔｒａｎｓｉｓｉ ｔｏｒｒパワーバイポーラＭＯ８）ランリスクのターンオフ特性のモデル化」、 ＩＥＥＥ、Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ、　、ＥＤＬ−６，２１ １−２１４頁、１９８５年。

ＫｕｏとＨｕ、Ｏｐｔｉｍｉｚａｔｉｏｎ　ｏｆ　Ｅｐｉｔａｘｉａｌ　Ｌａｙ ｅｒｓ　ｆｏｒ　Ｐｏｗｅｒ　Ｂｉｐｏｌａｒ−ＭＯ８Ｔｒａｎｓｉｓｔ。

ｒ「パワーバイポーラＭＯＳトランジスタのためのエピタキシャル層の最適化」 、ＩＥＥＥ、Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔ、、ＥＤＬ−７，５１ ０−５１２頁、１９８６年； ＬｏｒｅｎｚｌＳｅｌｅｃｔｉｏｎ　Ｃｒ１ｔｅｒｉａ　ｆｏｒ　ＰｏｗｅｒＳ ｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｏｒ　Ｍｏｔｏｒ　Ｄｒｉｖｅｓｒモーター駆動 用パワー半導体の選択基準」、東京、パワー半導体装置と集積回路における１９ ９０年国際シンポジュームの議事録、２６３−２６９頁、１９９０年：Ｔｓｕｎ ｏｄａその他、テキサス州サンアントニオ、パワー電子工学スペシャリスト会議 の議事録、Ｉｍｐｒｏｖｅｄ　６００−１２００Ｖ−ＩＧＢＴ　ｗｉｔｈ　Ｌｏ ｗ　Ｔｕｒｎ−ｏｆｆ　Ｌｏｓｓ　ａｎｄ　Ｈｉｇｈ　ｒｕｇｇｅｄｎｅｓｓ　 ｒ低ターンオフ損失と高堅牢性を有する改良型６００−１２００ＶＩＧＢＴＪ、 ９−１６頁、１９９０年、６月：Ｂａｌｉｇａ、ＭＯＤＥＲＮ　ＰＯＷＥＲＤＥ ＶＩＣＥＳｒ近代パワー装置」、ｃｈ、７　ａｎｄ　８．１９８７年。

この技術についての知識をもって、出願人は出願人の従来技術と経験とを基に絶 縁ゲートバイポーラトランジスタの製作を試みたが、商業上有効な装置を製作す ることが出来なかった。そのような装置は、Ｄｅｃｋｅその他により教示され、 そして”Ｎｏｎ−Ｌａｔｃｈｕｐ　１２００Ｖ　７５Ａ　Ｂｉｐｏｌａｒ−Ｍ。

ｄｅ　ＭＯＳＦＥＴ　ｗｉｔｈ　Ｌａｒｇｅ　ＡＳＯ”　「大ＡＳＯ付き非ラッ チアップ１２００Ｖ　７５Ａ　バイポーラ型ＭＯ３ＦＥＴＪ　）ＥＤＭ８６０− ８６１頁、１９８４年どＥｘｐｅｒｉｍｅｎｔａｌ　ａｎｄ　Ｎｕｍｅｒｉｃａ ｌｓｔｕｄｙ　ｏｆ　Ｎｏｎ−Ｌａｔｃｈ−ｕｐ　Ｂｉｐｏｌａｒ　ＭｏｄｅＭ Ｏ５ＦＥＴ　Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓｒ非ラッチアップバイポーラ型Ｍ Ｏ８うＥＴ特性の実験及び数値的研究」“　ＩＥＤＭ１５０−１５３頁、１９８ ５年とでＴｏｓｈｉｂａのＮａｋａｇａｗａその他により分析されたようなバッ ファ付きＮ十層を使用した時でさえ、はとんど全ての動作条件下でラッチアップ を示した。

ラッチアップは出願人の実験的装置での異なる条件下で得られただけでな（、そ れは装置の異なるセルや領域内でも起こった。問題は、特に誘導性負荷を切り換 えようとした時に激しかった。電流復帰時間は〉１μｓの非常に遅いことをも判 明した。同時に、低順方向電圧降下、又はオン抵抗を維持することと、十分な逆 阻止能力を有することの両方とも重要である。またそのような装置は高電圧（Ｖ ｃｅ）短絡条件に耐え得る十分な能力を必要とする。

今日のＩＧＢＴに必要とされる性能は、それらが１９８０年代半ばに在ったもの からかなり進歩している。更に多くのパラメータが、Ｌｏｒｅｎｚにより議論さ れたような装置選択のために評価されている。ＫｕｏとＮａｋａｇａｗａによる 初期の分析は、耐短絡性や安全動作エリア（ＳＯＡ）などの堅牢性を考慮するこ となく順方向電圧降下と切り換え速度とを最適化していた。１９９０年代の更に 厳しい必要条件が与えられるならば、これらの初期の技術を推薦することはもは や完全に妥当ではない。例えば、ＫｕｏとＨｕとにより示唆された完全に空乏化 されたＮ一層で動作する１０”／ｃｍ”のドーピングレベルで５μｍ以上の厚み を有するＮ・層の最適のｅｐｉ設計は、たとえ順方向電圧が良好であっても、耐 短絡性能において非常に弱い装置となろう。

Ｎａｋａｇａｗａその他（ＩＥＤＭ８５）は、十分な伝導性変調を、故にＮ−ド リフト領域下のＮ＋８７７７層を使用する低順方向電圧降下を維持するためにＰ ＮＰ共通ベース電流利得α〉、２７の必要性を説明する。エピタキシャル材料選 択による堅牢性に対する設計に何の考慮もなされなかった。装置の堅牢性は高電 圧／高電流利得により直接的に影響を受ける。我々は、この特性はＮ＋の厚みと ドーピング濃度とにより影響を受けることを発見した。Ｎａｋａｇａｗａその他 はこれらの装置のこれらの局面を説明しないが、彼らや他の人達は彼らの分析や 議論の中で約３ｘｌＯ”　１０”／ｃｍ”のドーピング濃度とＮ＋８７７７層に ２０マイクロメートル以下の厚みとを使用していた。Ｔｓｕｎｏｄａその他はＮ 一層の厚みとＮ＋トド−ング断面を調整した実験を報告したが、Ｎ十層の厚みに 関しては何も報告しなかった。その報告書は測定、そして分析された装置に対す る層の厚み、又はドーピング濃度におけるいかなる数値も与えなかった。

Ｓｉｅｍｅｎｓは、逆に、Ｎ＋層の排除と共に、代わりに、Ｔ、Ｌａ５ｋａによ る”Ａ　２０００Ｖ−Ｎｏｎ−Ｐｕｎｃｈ−Ｔｈｒｏｕｇｈ−ＩＧＢＴ　ｗｉｔ ｈ　Ｄｙｎａｍｉｃａｌ　Ｐｒｏｐｅｒｔｉｅｓ　１ｉｋｅ　ａ　１００ＯＶ− ＩＧＢＴ“　ＩＥＤＭ８０７−８１０頁、１９９０年で説明された小数キャリヤ ライフタイム制御を使用せずに、例えば２００−３５０マイクロメートル程度に Ｎ一層を非常に厚く造ることを提案した。この長ベースのアプローチの主要な欠 点は非常に高い順方向電圧、又は伝導損失（高オン抵抗）である。Ｐｅｔｔｅｒ ｔｅｉｇとＲｏｇｎｅは、ＥＰＥ　ＦＩＲＥＮＺＥ、１９９１年における、出願 人の初期実験装置を含むＩＧＢＴ型装置の種々の販売サンプルの切り換え損失を 比較して、そして難ターンオフ条件で、長ベースＳｉｅｍｅｎｓ装置は、他の装 置の約１マイクロ秒以下と比較して数マイクロ秒後に完全に切り換わらないこと を示した。

他のラッチング対抗策が、先行技術で試みられていることは良（知られているが 、装置を製作するために出願人により採用された単一マスクと段差ソース接触エ ーリアとを使用する、特定行程に対してはさまざまな結果と疑わしい適用性とが ある。Ｇｏｏｄｍａｎその他の米国特許番号第４．５８７．７１３号は、バイポ ーラトランジスタ利得を低減するためにＰ型ベース内に深く注入され、横に拡が る補助Ｐ＋ドープ領域を使用する。Ｂｌａｎｃｈａｒｄ、米国特許番号第４．３ ４５．２６５号は、チャネル領域の過渡現象と分路コンダクタンスを非破壊的に 吸収してベース内の電圧と電圧勾配との両方を低減するために、ＤＭＯ３）ラン リスタよりも低い降伏電圧を有する分散型ダイオードを採用する。Ｙｉ１ｍａ２ 、米国特許番号第４．８０９．０４５号はエミッターベース接合点から一定の間 隔をとって配置された逆電流用通路を提供し、そして接触ウィンドウの範囲内の エミッタ電極と接触するベース領域とエミッタ領域の表面エーリアの比率を大き くする。Ｎａｋａｇａｗａその他は英国特許出願書番号２．１６１．６４９Ａに おいて、活性素子エーリアの配分やドレインからソースへのホール電流通路の提 供を含む、装置の飽和電流をラッチアップ電流よりも小さく保持することにより ラッチアップを回避するための種々の方法を開示する。

以前の技術者は、装置の範囲内で小数キャリヤライフタイムを制御するための異 なる方法をも又状みている。Ｂａｌｉｇａ、ＭＯＤＥＲＮ　ＰＯＷＥＲＤＥＶＩ ＣＥＳ、３６−５８．３８０−３８７、そして４１０−４１３頁で、小数−１− ？リヤライフタイムを低減するためにＩＧＴ、Ｐ−ｉ−Ｎ整流器、そして他の装 置の切り換え速度がいかにＮベース領域内の再結合中心の誘導により増加できる かを説明する。一般に、シリコン内に格子損傷を引き起こすために、金、又はプ ラチナなどの遷移元素不純物のシリコン内への拡散、又は例えば中性子、陽子、 電子、又はガンマ照射による、高エネルギー量子衝撃によるかのいずれかである 二つのアプローチが使われている、これらアプローチの間で、Ｂａｌｉｇａは、 種々の利点の中でも装置特性においてより厳密な分布を提供する、電子照射が望 ましいと言っている。Ｔｅｍｐ　ｌ　ｅその他の”Ｏｐｔｉｍｉｚｉｎｇ　Ｃａ ｒｒｉｅｒ　Ｌｉｆｅｔｉｍｅ　Ｐｒｏｆｉｌｅ　ｆｏｒ　Ｉｍｐｒｏｖｅｄ　 Ｔｒａｄｏｆｆ　Ｂｅｔｗｅｅｎ　Ｔｕｒｎ−Ｏｆｆ　Ｔｉｍｅ　ａｎｄ　Ｆｏ ｗａｒｄ　Ｄｒｏｐ、ｒターンオフタイムと順方向降下間の改良トレードオフの ためのキャリヤ、ライフタイム断面の最適化」”　ＩＥＥＥ紀要、Ｅｌｅｃｔｒ ｏｎ　Ｄｅｖｊｓｅｓ、Ｖｏｌ、ＥＤ−３０、Ｎ０９７．７８２−７９０頁、１ ９８３年７月、で議論されたように、ライフタイム制御を用いると、装置動作に おけるトレードオフを必要とする。

従来通り、遷移元素不純物の拡散はライフタイム制御目的のために、シリコンウ ェハー表面上に選択された元素の１００−１０００オングストローム厚の層の蒸 着と８００−９００℃の範囲の温度でその層からの元素の原子をシリコン内に拡 散させることとにより実行される。拡散温度は、シリコン内の不純物原子の固体 溶解度を決定し、そして不純物密度を制御するために使用できる。金属注入が他 の目的のためにも又使用されている。例えば、多量の注入物が集積回路内のオー ミック接点を形成するために使用されている。小量の注入（２ｘｌＯ”／ａｍ２ までの）は個別装置や集積回路内のショットキー障壁高さを調整するために使用 されている。これらの処理過程において、その注入物はその表面近辺に保持され る。

量子衝撃アプローチは、電子、陽子、中性子、又はガンマ照射のいずれかを使う 。Ｂａ　Ｉ　ｉ　ｇａは、高温（３００℃）の電子照射が使用されていると述べ ているが、それは典型的に室温で実行されて、それからその装置は低温アニール 処理を受ける。

但し、ライフタイム制御へのこれらのアプローチには、幾つかの欠点が存在する 。先行技術で実行されたように両アプローチは漏れ電流をかなり増加させる。

量子衝撃アプローチはスレッショルド不安定性をも又引き起こす。低温アニール 処理は、ゲート酸化物内やゲート酸化物−シリコンインターフェースにおける捕 獲電荷を部分的に消滅させることにより所望のスレッショルド電圧を復帰させる ことが典型的に要求される。但し、一度、それらの装置が照射されて、アニール 処理されると、それらはグイ取付は時などの更なる製造処理行程においてより高 い温度に晒すことが出来ない。その装置は又、高温用途での使用中での長期的不 安定性を免れない。放射欠陥は３００℃−４００℃間でアニールする。これはグ イ取付は中でのパッケージに対するシリコンの良好な濡れを達成するために必要 な温度範囲である。

シリコン内への遷移金属不純物の蒸発と拡散はそのような不安定性影響を受けな いが、従来実行されてきたように、制御することは困難である。それは又、ライ フタイム制御を用いずに同様に加工処理された装置と比較して大きく漏れ電流の 増加を産み出す。例えば、蒸気化堆積された層からシリコン表面上へのプラチナ の従来拡散は、照射や量子衝撃により生成された漏れ電流よりも１−２桁高い大 きさであり、そしてライフタイム制御を用いないものよりも３桁高い大きさであ る漏れ電流の増加をもたらす。交代的に、プラチナ層（例えば乳濁プラチナ薄膜 ）上でスピン回転させる技術が一般に使用される（Ｌｉｓｉｋその他、Ｊ、　Ａ ｐｐｌ、Ｐｈｙｓ、Ｖｏｌ、４６、Ｎｏ、１２．５２２９頁、１８７５年１２月 、を参照）６１、−の処理方法はｙ、厳密な藩制御に適していない。従って、よ り良好なライフタイム制御方法が必要とされる。

同様の反復的寸法のものとなる傾向がある活性セルから達成できるよりいっそう 低い降伏電圧の傾向がある領域が装置配置上に在ることは以前に観察されており 、そして出願人の同時係属中の米国特許出願番号第０７／６６３．２９７号、Ｓ ＥＭＩＣＯＮＤＵＣＴＯＲＤＥＶＩＣＥ　ＷＩＴＨＤＯＰＥＤ　ＥＬＥＣＴＲＩ ＣＡＩ、ＢＲＥＡＫＤＯＷＮ　Ｃ０ＮＴＲ０Ｉ、ＲＥＧＩＯＮｒドープ化電気的 降伏副電気的降伏制御領域体装５％ｉＪ　（１９８６年３月に出願された第０６ ／８４２．４６４号の継続出願）の主題でもある。これらの降伏傾向領域は典型 的に、例えばゲートポンディングパッドや低信号遅延バスを提供するために必要 に迫られて生成される。チップ上での適正なインターフェースと信号伝搬を可能 にすると同時に、セル内の固有の性能を保持するために、出願番号第０７／６６ ３．２９７は、滑らかに湾曲した単一連続領域を形成することが出来るように、 ボディからゲート下での拡散への遷移を滑らかにするために良く調和した接合深 さを有するボディ拡散として同種のドーパントを使ってこれらの構造の下でのド ーピングすることを開示した。寄生バイポーラトランジスタのベース抵抗は、ボ ディ領域内へのバッド／経路選択バスドーピングのため活性セルのものよりもか なり下に低減される。正味の効果は、活性セルの設計能力以下でのゲートバッド ／ゲート経路選択バスにおける誘導切り換えの間の尚早降伏と失敗の完全な除去 である。残りのゲート構造の周辺の活性ＭＯＳチャネルはそうすることにより完 全に不活性化される。従って、実質的に有用なチャネルを低減することなく大電 流ＭＯ８ＦＥＴやＩＧＢＴ型の装置内のゲートパスエーリア下の降伏を抑制する ためのより良い方法が要請される。

半導体装置が加工処理されて、金属蒸着された後、不動態化、又は掻き傷保護層 を典型的に最」二部表向上に堆積させる。ポンディングパッドのみが、このステ ップの後にチップの外側への電気的接続を行なうために開口されている。この不 動態化層は、パッケージ収納と組立エーリア内のＭＯ８装置に危険である厳しい 環境に対して湿気と移動性イオンの障壁でなければならない。この目標は窒化シ リコンを基礎とする薄膜、又はＰＳＧ（燐ケイ酸塩ガラス）薄膜（く４％）を使 用することにより低電圧装Ｎ内で達せられる。薄膜堆積に用いる今［］最も人気 のある方法は、ＰＥＣＶＤ　（プラズマ励起化学蒸着法）とＬＴＯ（低温酸化物 ）堆積法とである。ＰＥＣＶＤは窒化物と酸化物との両方を堆鼾ｄするｔ、−め に使用できるが、後者の方法（工、Ｔｏ）は酸化物に対してのみ使用される。両 方法は２、低電圧半導体裂刃を不動態化するのに非常に効果的である。但し、こ れらの同質薄膜が従来通りに高電圧装置の頂上部に堆積される時、低電圧におい ては観察出来ない望ましくない分極効果が発達する。

分極効果それ自体は集積回路産業では知られており、そこではそれは重大な問題 ではないが、それは高電圧用途に対しては全（理解されていない。従来技術の開 示（米国特許番号第４．３９９．４４９号、コラム８．１９−２行）において、 発明者等は高電圧装置のガードリングエーリア内の強くドープされたシロックス （リン含有量は６パーセントを上回らなければならない、堆積シリコン酸化物薄 膜の十分な再流を持たせるために、典型的には８パーセントが使用される）の分 極性薄膜の除去を明確に述べる。薄膜属性の限界、又はその問題のメカニズムに 関しては何の詳細も開示されない。たとえ分極化の問題がホウケイ酸ガラスなど の他種の薄膜で認識されても文献では低ドーピングＰＳＧやシリコン窒化物など への同効果に関して全く語られなかった（Ｍｕｒａｋａｍｉその他、”Ｐｏ１ａ ｒｉｚａｔｉｏｎ　Ｉｎｄｕｃｅｄ　Ｉｎ５ｔａｂｉｌｉｔｙ　ｉｎ　ａ　Ｇｒ ａｓｓ　Ｐａ５ｓｉｖａｔｅｄ　ｐ−ｎ　Ｊｕｎｃｔｉｏｎｒガラス不動態化ｐ −ｎ接不動態化石分極誘引不安定性”　Ｊ、Ｅｌｅｃｔｒｏｅｈｅｍ、Ｓｏｃ、 、Ｖｏｌ、１３３、Ｎｏ、７．１４６７−１４７１頁、１９８６年、７月）。応 力、組成、そして湿式エツチング特性は、Ｃ１ａａｓｓｅｎその他による変化す る気相組成で堆積させたオキシ窒化物薄膜に対する（Ｃｈａｒａｃｔｅｒｉｚａ ｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ−Ｏｘｙｎｉｔｒｉｄｅ　Ｆｉｌｍｓ　Ｄｅｐ ｏｓｉｔｃｄ　ｂｙ　Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ　ＣＶＤｒプラズマ励起 Ｃ■Ｄにより堆積させたオキシ窒化シリコン薄膜の評価」、１４５８−１４６３ 頁）により以前に報告されている。オキシ窒化物の障壁効果も又、Ｋａｓｈｉｍ ｏｔＯその他によるＺｎに対する（Ｐｒｏｐｅｒｔｉｅｓ　ｏｆＰＥＶＤ　Ｓｉ ＯｘＦｉｌｍｓ　ａｓ　５ｅｌｅｃｔｉｖｅ　Ｄｉｆｆｕｓｉｏｎ　Ｂａｒｒｉ ｅｒ「選択的拡散障壁としてのＰＥＶＤ　ＳｉＯｘ薄膜の属性」、１４６４−１ ４６７頁）などの研究の主題であった。但し、これらの薄膜における分極性に関 する情報は何も開示されていない。

従って、不動態薄膜の更なる開発が高電圧パワー切り換え装置にのために必要と される。故に、好ましくない寄生的影響無しに高速で高電流と電圧とを伝導し、 且つ切り換えることが可能な高電圧固体パワースイッチを製造することが出来る ＩＧＢＴ型パワー装置の構造と製法の必要性が在る。

発明の要約 本発明の一般的［１的は、故に、パワーＭＯ８ＦＥＴ装置だけでなく、絶縁ゲー トトランジスタ（ＩＧＴ、又はＩＧＢＴ）　、ＭＯ８制御サイリスタ（ＭＣＴ） 、エミッタ制御サイリスタ、そして他のゲート制御小数ギヤリヤ装置などの４層 （ＰＮＰＮ）装置をシリコン基板」二に作るための改良された製法を提供するこ とである。

他の目的は、順方向伝導性、逆バイアス阻止、ターンオフタイム、そしてラッチ ングの磁化率や他の降伏条件の制御とを含む固体ＭＯＳゲートパワー切り換え装 置の動作特性を改良することである。

更なる他の目的は、さしたる漏れ電流の増加も無く、且つスレッショルド不安定 性も無しに、ＩＧＢＴやＭＣＴを含むシリコンパワー切り換え装置内の小数キャ リヤ、ライフタイムを制御することである。

他の目的はパワーＭＯ３ＦＥＴ／ＩＧＢＴ／ＭＣＴ装置における局部的ラッチア ップ状態の制御を容易にすることである。

更なる他の目的はその装置が１０マイクロ秒以、」二の高電圧（Ｖｃｅ）短絡回 路条件に耐えることが出来るようにすることである。

上記のように本発明の更なる目的は、装置のＰＮＰ部分の順方向利得の制御を可 能にし、そして特に、低利得と高出力インピーダンスとの両方を獲得し、そして 順方向の最小の犠牲でターンオフ時の長い電流テールを最小化することである。

追加的目的はパワー切り換え装置内の不動態層の応力分極を低減すること、そし ・て特に優秀な移動イオン障壁でもある無極性誘電体薄膜を有するパワー装置表 面を提供することである。

本発明は改良３層パワーＭＯ８ＦＥＴ、又は４層ＩＧＢＴ／ＭＣＴの製造法と構 造である。本発明は、３層又は４層ＭＯＳゲート制御ノ（ワー切り換え装置の通 常複数の機能領域を作るために単一独立マスクを使用する処理方法で実行される こと力坏可欠ではないが、望ましい。装置は、」二下表面を有し、且つ装置の種 類により、少なくともその一つが垂直ドレイン領域を形成する一つ以」二のドー ピングされたシリコン層から構成される基板」二に作られる。上部基板表面上の ゲート酸化物上のポリシリコンなどのドーパント不透明領域、又は層は、装置の 製造時のパターン定義部として働く。パターン定義部はシリコン基板の範囲内に 必要な有効接合部と基板頂上部に形成された伝導性構造とを作るために使用され る両ドーピングステップの制御を行なう。

この制御はパターン定義部により定義された境界において垂直方向に離れたソー スとゲート伝導性層とを間隔をとって配置することにより高められる。これは、 ゲート伝導層が、望ましくは酸化物層とパターン定義部を形成するポリシリコン 層の伝導的にドーピングされた下部とから構成されるゲート構造の頂上部に堆積 されると同時に、段差ソース伝導層が基板の逆ドーピングされたボディ（ｎｐｎ バイポーラベース）とソース（ｎｐｎバイポーラエミッタ）との領域で電気的接 触して堆積される深い溝を形成することにより行なわれる。その深い溝はパター ン定義部により境界を付けられた基板の上面の露出部分に形成され、そしてソー スとゲート伝導層の分離性を更に高めるゲート酸化物の突出部を作るために望ま しくは断面修正される。ゲートとソース伝導層の分離は、ポリシリコンとゲート 酸化物層の両側部に側面スペーサーを形成し、伝導材料を堆積させ、平面化層を 適用し、そして選択的にスペーサー頂上部に堆積したいかなる伝導性材料も除去 することにより更に確実となる。ポリシリコン層の厚みは低減されるので、スペ ーサーや、それらの頂上部に堆積した伝導性材料は、過剰な伝導性材料を容易に 除去するために上方に突き出る。この低減は上記の溝堀行程と連携して有利に行 なわれる。

スペーサーと段差溝の側壁とにより一定の間隔をとって配置された、ソース伝導 層とソース（ｎｐｎエミッタ）領域間の電気的接触はそれらの間の低固有抵抗層 を形成することにより高められる。これはドーパント拡散、金属の選択的堆積、 又は溝内の露出シリコン内のケイ化物形成のいずれかにより行われる。

トランジスタボディ（ｎｐｎベース）とソース（ｎｐｎエミッタ）領域は、望ま しくは溝を形成する前に正反対の種類のドーパントの拡散で異なる深さまで露出 した上部シリコン表面をドーピングすることにより形成される。その溝の深さは 、より浅い第二のドープされた領域をその溝の反対の側壁に沿って位置する二つ のソース（ｎｐｎエミッタ）領域に分割するために測定される。この順序には二 つの利点がある。第一に、ＰＮ接合の位置と間隔は二つの変数にのみ従い、それ は拡散それ自身であり、モして溝堀行程の第三変数によるものではない。これは ｖｔｈの厳密な制御を可能にする。第二に、イオン注入、又はドーパントの気体 拡散のため半導体表面材料内に誘引される大抵の欠陥は、後の拡散における欠陥 の下方成長のため、後の溝堀により、つまり漏れ電流を低減することにより除去 される。最初のボディ拡散と同種のドーパントの第三領域は、ソース領域の拡散 の下方範囲を制限し、そしてソース金属化とソース領域下の寄生的バイポーラベ ース伝導率を増加するために溝の形成後に基板内に共拡散される。これは装置の 逆方向バイアス、アバランシェや誘導ターンオフ堅牢特性を改良する。

側壁スペーサーは、ソース領域葉Ｉｔ］　（即ち、寄生ピンチＰベース巾）とＦ ＥＴチャネルへのソース伝導体の近接とを制御するために単独で、又は溝の断面 修正と連携しである大きさに作られる。これはソース長さくｎｐｎエミッタ）の 下でのｎｐｎベース抵抗に影響し、それはラッチングを制御する効果がある。

従来技術の欠点を解消するための装置の製造において、本発明の一局面は、典型 的に陽極−陰極間定格電圧の８０％において１０マイクロ秒を越える耐短絡テス ト条件をバスさせるのに装置の出力インピーダンスを十分に上昇させるようにＮ ＋バッファ領域をある大きさに作って、ドープすることである。耐短絡電流は３ Ｘ室温（２５℃）連続陽極−陰極開電流を越えてはならない（市販されている装 置の全ては４Ｘを上回る）、モして２Ｘと２．５Ｘとの間にあるのが望ましい。

これは、その装置がそのために設計された最大逆方向バイアス電圧を阻止するの に十分なだけのドーピングと厚みとを有するＮ−ドリフト領域と連携して行なわ れる。従来技術は、約１２０ｃｍのチャネル中と６００ボルトの定格電圧を有す る装置に対して０．　５から２オームの範囲の有効出力インピーダンスを有する 。

順方向伝導電流を２の最小因数だけ低減させるために少な（ともこのインピーダ ンスを二倍にすることが要求される。同様な装置に対して、出力インピーダンス は、短絡パルスの終わりに耐短絡電流がＶｃｅの８０％において３Ｘ室温連続陽 極−陰極間定格電流を越えないように、少なくとも３オ一ム以上であるべきであ る。高いＶｃｅでの順方向伝導中の電流の流れを阻止するためにそのような１２ ０ｃｍチャネル巾、６００ボルトの装置において３から５オームの範囲の出力イ ンピーダンスを有することが望まれる。同様の電流要件は高電圧装置に対しても 当てはまる。異なるチャネル中の装置に対して、出力インピーダンスはチャネル 中に逆比例するので、有効インピーダンスは都合良（Ｏｈｍ−ｃｍｒオーム、セ ンチメートル」で表すことが出来る。有効出力インピーダンスは定格６００Ｖの 装置に対してＶｃｅ＝４８０Ｖにおいて３７０から５６０オ一ムＣｍの範囲にな ければならない。定格１０００Ｖの装置に対して、６から９オームの範囲はＶｃ ｅ＝８００Ｖにおいて２Ｘから３Ｘの室温定格電流を提供する。

本発明のこの局面による装置は、Ｎ−領域のドーピングよりも大きいが１０１７ ／ｃｍ３より小さいＮ＋トド−ングと２０マイクロメートルよりも大きな厚みと を有する。そのような装置は、望ましくは５Ｘ１ｏＩ５／ｃｍ３から９ｘｌＯ” ／ｃｍ”の範囲のＮ＋トド−ングと、そして望ましくは２ｏがら４ｏマイクロメ ートルの範囲の厚みとで適切に製造される。最良の装置は約５−９．０ｘｌＯ” ／ｃｍ”のＮ＋トド−ングと約３０マイクロメートル、プラス又はマイナス２０ ％の厚みとで製造されると思われる。適切なＮ−ドリフト領域ドーピングは約１ ０′４／ｃｍ３で、そして１００ＯＶの逆方向バイアス電圧を阻止するのに十分 な厚みは約８０マイクロメートルである；より低い電圧に対してはより薄い厚み で十分である。

本発明の他の局面において、小数キャリヤライフタイム制御処理方法は望ましく はプラチナ（Ｐｔ）であるが、交代的に金（Ａｕ）、又は再結合に適したシリコ ン内で深い不純物準位を有する他の金属などの遷移金属を使用して実行される。

本質的に、ライフタイム制御のこの方法は限定された量の選択遷移金属を基板内 に注入し、それからその基板全体にわたり金属原子を拡散させることとを含む。

照射よりもむしろ遷移金属を使用することにより、スレショルド不安定問題を回 避でき、そして従来の教示とは逆に、漏れ電流がさほど増加しなし）で、小数キ ャリヤライフタイムも非常に厳密に制御されるような方法で実行できる。

本発明のこの局面によれば、基板は、プラチナに対して約２ｘ１０１６原子／Ｃ ｍ２である所定最大量よりも少ない所定ドーズの遷移金属でドープされる。望ま しくは、これはシリコン基板内への遷移金属のイオン注入により実行される。Ｐ ｔ又は安定ケイ化物を有する他の遷移金属での適当な交代的方法は、プラチナケ イ化物（約１０Ｉ＠［子／ｃｍ”）に対して約２０オングストローム以下の、ケ イ化物の薄膜層を残すために後に過剰の金属が除去されるケイ化物形成の元の位 置での蒸気化、又はスパッタ堆積である。それから、基板は、シリコン内のプラ チナに対しては８３０℃である遷移金属／シリコン二成分系の共融温度以上の所 定温度で金属を拡散するためにアニールされる。

本発明の他の局面において、装置の製造は、４層装置内にう・ソチア・ツブを引 き起こす局部的降伏状態、又は再生活動を最小化する対策を含む。装置の好適配 置は、交互配置型フィンガ構造において、二つの方法で改良される。第一は、ソ ースとゲートのフィンガ構造が相補的に先細りに形成されるので、ソース金属フ ィンガの巾は、それらの末端から、ソース金属フィンガが共通ソースノくスに接 続されるそれらの近接端に向かって進むに従って増加する。交互配置されたゲー ト金属フィンガは、それらの末端で同様に最小となり、そして共通ゲートノ（ス に接続されるそれらの近接端に向かって（即ち、ソース金属フィンガの末端に向 かって）進むに従って増加する巾を有する。これらの形状は電流の殺到問題を最 小化するために共通バスに接近するソース金属フィンガの電流容量を増加するよ うに働く。

第二に、ゲートバスの下のニーリアは、ゲートバスの反対側に沿うチャネルの間 に一定の間隔をもって配置された縦方向の中心ストライブと、短絡ノ（−間の活 性チャネルのかなりの部分を保持すると同時に、中心ストライブをボディ領域に 連結するために一定の間隔をもって配置されたストライブを横切る短絡）く−と により限定される魚骨状パターンでＭＯ８ＦＥＴボディ（Ｎチャネル装置内のＰ 型）のものと同種のドーパントでドープされる。高い電界ポイントを構成してい るソースフィンガの端部は、ソースフィンガの端部における活性チャネルエーリ アを中性化するために主ゲートバスに沿う縁をＰドーピングすることによる、米 国特許出願番号第０７／６６３／２９７号の処理方法により保護される。

最後に、無極性誘電体薄膜は基盤の表面を不動態化するために堆積させる。１つ の形態において、薄膜は、４％以下の、望ましくは３．５％以下のリン含有の燐 ケイ酸塩ガラス（Ｐ　Ｓ　Ｇ）の共形の第一層と、そしてシリコン窒化物、又は オキシ窒化物などの湿気と移動性イオンに耐える障壁である第二層とから構成さ れる。第一層は、例えば８００−１２００ボルトの非常に高電圧の条件下でさえ 、無極性であるように、堆積させる。第一層は、例えば１０．０００−３５．０ ００オングストロームの厚さに、そして第二層は非常に薄く作ることが出来る。

このように、移動性イオンと湿気との耐性を維持し、しかも分極化のため正味電 荷生成を低減するために第一層により、第二層は分極性材料のものであるが、シ リコン表面から一定の間隔をもって配置されている。それとも、第一層は更に薄 く作られ、そして第二層は又無極性となるように作られる。交代的に、第二に提 出された好適形態において、オキシ窒化物の単一層は無極性薄膜を形成するよう に堆積させられる。オキシ窒化物はそれ自体が適切な移動性イオンと湿気の障壁 となり、そして以下に要約された堆積技術を使用することにより無極性に作るこ とが出来る。この薄膜も又、出願人の高電圧装置の好適段差ソース金属構造と提 携して使用される時に十分な回り込み率を提供するために、比較的厚みがある。

無極性誘電体薄膜はより平坦に表面付けられた装置においてより薄くすることが 出来る。

無極性オキシ窒化物と低すンＰＳＧ薄膜の堆積のために使用された技術は、ＰＥ ＶＣＤ中の、イオン化気体の、特に水素化合物のイオンの混合を最小化すること である。これは堆積中でのイオン化気体の残留時間を制限することにより行なわ れる。

本発明の前述及び追加の目的、特徴、そして利点等は、添付の図を参考にして進 められる以下の好適形態の詳細な説明からいっそう容易に理解されよう。

図面の簡単な説明 図１は本発明のステップに従って製造されたパワーＭＯ８ＦＥＴ絶縁ゲートトラ ンジスタの、一部分切り取られた、簡易平面図である。

図２は図１の線２−２についての図１の装置の断面を示す拡大、部分透視図であ る。

図３−１３Ｄと１４−１６Ｄは、総括的に、本発明を実行するーっの方法に従う 連続ステップを例示する図２の文字Ａ−Ａにより囲まれたエーリアについ下の拡 大、部分図である。

図１７は本発明による遷移金ｇ（Ｐｔ）のシリコン内への拡散の立体図である。

図１８と１９は改良相互ｈａｔされたフィンガ配置を示す、図３−１３Ｄと１４ −１６Ｄの方法に従って作られたトランジスタ構造を結合するダイの連続拡大平 面図である。

図２０と２１は二次ゲートバスに沿って一定の間隔をもって配置されたＰ十短絡 バーを示す図１９の線２０−２０と２１−２１との各々についての拡大横断面図 である。

図２２は比較のため活性セルの範囲内のゲート構造を示す、図１９の線２２−２ ２についての図２０と２１と同様の横断面図である。

図２３は、ゲートバスとパッドとに隣接するソースフィンガの末端部に沿って使 用されたドーピングパターンの詳細を示す図１９の一部分の拡大平面図である。

図２４は高ＶＣｅ条件下での先行技術Ｎ＋バッファ層を示す図２２と同様の横断 面図である。

図２５と２６は本発明により考えられたようにＮ十領域の厚みとドーピングとを 各々独立的に変更することに関しての影響を示す。

図２７は本発明によるＮ十領域の厚みとドーピングとの両方を変更することに関 しての影響を示す。

図２８は本発明による無極性不動態層により局部アバランシェから保護される分 極化傾向領域を示す装置の周辺の保護リングの横断面図である。段差ソース金属 などの好適ＭＯＳＦＥＴ横断面構造の詳細は図２０−２８から除外される；ここ に示された本発明の局面は特定構造の使用に限定されるものではないことに留意 すること。

本発明の詳細な説明 図１と２において、一般に１．０で示されるのは、本発明によりシリコン基盤１ １」−に作られたＮチャネル、パワーＭＯＳ電界効果トランジスタを結合する絶 縁ゲー　ｌ−バイポーラトランジスタ（ＩＧＢＴ）である。以下に続く説明にお いて、寸法例が提供される。、これらの寸法は５００ボツ１斗スイツヂとして働 くように設計されたトランジスタに対して特定的であるが、異なる電圧のものを 扱うために変更しても良い。

’ｒクランス９１０１１、ゲート１２、ドｌツイン１４、そして装置ｊｆｌＯ（ ７）ＭＯＳＦＥＴ部分を集合的に形成するソース構造１６とを包含する先行技術 の装置と同様である。これらの二つの図に示される特定トランジスタ形態におい て、ゲート１−２は開放詳細表面図に配置された三つの「フィンガＪ　１２ａ、 １２ｂ、１２ｅとを包含する。同様に、ソース構造はゲー）−１２のフィンガ間 に交互配置され、そしてそれらを取り巻く四つのフィンガ１６ａ、１６ｂ、１６ ｃ、１６ｄとを包含する。好適装置の配置の更に詳細な例示が図１８と１９に示 される。

基盤１］はＭＯＳＦＥＴ部分、そして装置」０のＮＰＮとＰＮＰバイポーラトラ ンジスタ部分とを含む４層ＮＰＮＰ構造を形成するように配置される。ＭＯＳＦ ＥＴ部分のゲート１２とソース構造１６は基板の上部、又は基準、表面上に形成 され、そしてドレイン１４は大部分の基板１８の上に堆積されたエピタキシャル 層１９．２０で形成される。ＭＯＳＦＥＴソース構造１６はバイボ・−ラエミッ タ接触、又はトランジスタ１０の上部、又はＮＰＮバイポーラ部分の陰極を形成 する。ドレイン１４は下部又はＰＮＰバイポーラ部分のベース領域を形成し、そ して基板の底面上の金属接触１７はＰＮＰエミッタ接触、又は装置１ｏの陽極を 形成する。もっと特定的に、基板ｊ］−はＰ＋ドープ層１８、Ｎ＋ドープ第単一 ビタキシャル、又はバッファ層１９、そしてＮ−ドープ第二エピタキシャル層２ ゜とを包含する。Ｎ型層１９．２０はＭＯＳＦＥＴ部分のドレイン１４、装置の 上部ＮＰＮバイポーラ部分のコレクタ領域、そして装置の下部ＰＮＰ部分のベー ス領域とを集合的に形成し、そして交代的にＮ−ドリフト領域と呼ばれる。

フィンガ１６ａ−１６ｄの各々の基礎をなしているＰ−ドープ領域２２はＭＯ３ ＦＥＴ部分内のいわゆる「ボディ」とＮＰＮバイポーラトランジスタ部分のベー スとを形成する。領域２２に在り、そしてゲートフィンガ１２ａ−１２Ｃに近接 して各フィンガ１６ａ−１６ｄの側に沿って連続的に拡がるのは、ＭＯ３ＦＥＴ 部分内のソースとＮＰＮバイポーラトランジスタ部分のエミッタとを形成するＮ ＋ドープ領域である。ゲートフィンガ１２ａ−１２ｃの下の基板表面に拡がるＮ 基板領域２０の領域２５は左右の領域２２間の１１］　ＬのＭＯ３ＦＥＴドレイ ン伝導通路（図２２参照）を提供する。

基板１１の上部表面における領域２２．２４のすぐ上には、ＭＯ８外部層とも呼 ばれるゲート酸化物層（Ｓｉ０２）２６と二つの金属化層２８．３０がある。

これらの二つの金属層は典型的に形成される、そしてここではアルミニュームか ら形成されるが、他の材料が使用されても良い。層２０は基板の」二部表面内の 溝内にあり、そして下にあるＰ型ボディ（ベース）領域２２とその側部に沿って 延長するＮ型ソース領域２４との電気的接触として働く。層３０は前述のゲート １２のための伝導体を形成する。領域２２は、以下で更に説明されるように、望 ましくはソース金属２８とソース領域２４との下の活動Ｐ＋ドープ領域を包含す る。

動作時、装Ｗ１１０がオンに切り換えられると、ゲート］２をバイアスすること により誘起された電界の結果としてゲートフィンガ１２ａ−１２ｃの下の通常Ｐ 型領域２２の近接表面に形成された、逆転層、又はＮ型チャネルを通じてソース 領域２４からドレイン領域２５への多数キャリヤ（Ｎ子）電流が流れる。少数キ ャリヤ（正孔）電流はＰ子基板１８からＮ−ドリフト領域１９．２０を通じてＰ 型領域２２に流れる。装置がオン状態で動作している間、小数キャリヤ電流は順 方向又はオン状態抵抗を低減するために多数電流に接近するか又は越えなければ ならないが、もし再生動作が要求されるならば、上部ＮＰＮｌ−ランジスタリス ーンオフするのに十分な領域２２と２４との間のＰＮ接合の順方向バイアスはそ れほど大きい必要はない。トランジスタ１０がオフに切り換えられると、チャネ ルを通じて流れる多数ギヤリヤ（Ｎ子）電流は阻止され、そして下部ＰＮＰ　ｌ −ランジスタ内を流れる小数キャリヤ電流はＮ−ドリフト領域１９．２０の小数 ギヤリヤライフタイム特性により決定される速度で次第に減少する。望ましくは 、この装置の速やかなターンオフのため、このテール電流は可能な限り継続時間 の短く、しかも堅牢性と抵抗での許容範囲の順方向性を維持する。

装置が正常状態で作動される時、順方向電圧降下は装置内の伝導損失を最小化す るために出来る限り低く保持されるべきである。＠置が、誘導スイッチオフ時や 短絡故障状態など、そのコレクタとエミッタ間に高強制Ｖｃｅが印加されて作動 される時、利得は再生動作を防止するために最小化されなオフればならない。更 に、適用された全ゲート電圧での短絡状態下で、出力抵抗Ｒｏは検出と安全停止 が出来るように通常１０％以上である時間継続範囲内でスイッチ内で過剰電力浪 費を防止するのに十分な高さでなければならない。装置がオフ状態にある間に、 Ｎ−ドリフト領域は最小の漏れ電流で装置の端子１６．１７間の電圧を阻止すべ きである。高電圧を制御するための装置の能力は、長期間の連続動作で劣化すべ きでない。本発明の種々の主張された局面はこれらの異種の目標を達成するのを 助ける。

図３−２８の図において、総括的に、装置！ｆｌＯがＩＧＢＴ装置を形成するた めに本発明を実施する一つの方法に従っていかに形成されるかを考える。

図３において、Ｎ＋とＮ−ドーピングのそれぞれの層１９と２０は市販のＰ＋シ リコンウエハー上にエピキタクンー的に堆積される。Ｎ一層はドープされ、そし て当業者には既知の装置の設計仕様の範囲内の逆方向バイアス電圧の阻止を保証 する適当な厚みの大きさに作られる。Ｎ十層はドープされ、そして以下で更に説 明されるように、装置の所望の順方向電圧と利得とに相応した大きさに作られる 。その結果は、酸化物層２６がその上に形成される装置ｆｔ１ｏの製造のための 基板構造１］を形成することである。本発明の原理を利用して改良ＭＯＳＦＥＴ 装置を形成するために、以下で説明される処理方法を使用する我々の前の米国特 許番号第４．８９５．８１０号で説明されるようにＮ型基板が使用される。この 記述の残りは、相違がＭＯＳＦＥＴに対して詳細に述べられる以外は図に示され るようにＩＧＢＴに向けられる。

現在説明されている特定構造において、Ｐ十層１８は約１５ミルの厚みと、そし て約０．００７−０．０２オーム、センチメートルの抵抗率どを有する。一般に 、エピタキシャル層Ｊ９は約４から５０マイクロメートルの厚みと、そして約０ ．０３から５．　０オーム、センチメートルの抵抗率とを有する。極端な場合、 説明のため、数百マイクロメートルの厚みとＮ一層のものに相当する抵抗率とを 有する層を取ると、ｉ、　ａ　ｓ　ｋ　ａの状態に到達する、又はく５マイクロ メートルの厚みと０．０２オーム、センチメートルの抵抗率との層を取ると、Ｋ ＵＯとＨｕの推奨断面を達成する。交代的に、３層ｅｐｉ設計が軽（ドープされ るが、より厚みのある層をＫｕｏとＨｕの薄膜層１９と結合させるために使用可 能である。

エピタキシャル層２０は装置の阻止電圧要件によって変化する厚みを有する。１ ０００ボルト装置に対して、Ｎ−ドリフト領域内の適切なドーピングは約１ｘ１ ０１４原子／ｃｍ’で、その厚みは８０マイクロメートル以上であるべきである 。

５００ボルト装置に対して、Ｎ−ドリフト領域内のドーピングは約３ｘｌＯ”原 子／ｃｍ”で、その厚み２３は４０マイクロメートルである。後者の例において 、エピタキシャル層２０は約１４−１８オーム、センチメートルの抵抗率を有す る。

上記のように、これらの装置の一つの重要な特性は高Ｖｃｅ状態下でのそれらの 反応である。図２４は、層１８．１９．２０が従来の方法での大きさに作られ、 そしてドープされるＩＧＢＴ型装置を示す。先行技術において、Ｎ＋バッファ層 １９Ａは典型的に１から３ｘｌＯ１７原子／ｃｍ”の範囲でドープされ、モして ４から約１５マイクロメートル、典型的には１０マイクロメートル以下の厚み２ １Ａを有する。出力インピーダンスは以下の等式により与えられる：Ｒｏ＝ｇＶ ｓ／　（ｋＴｇｍ）ここで Ｖｓ＝−Ｗｂ　ｘ　（ｄＶｃｅ／ｄＷｂ）　は初期電圧であり、ｗｂはベース中 ２１、そして Ｖｃｅはコレクタとエミッタ間電圧である。

高Ｖｃｅ下で、軽（ドープされたＮ−領域２０は完全に空乏化され、モして空乏 領域は十分にドープされたバッファ層内に僅かだけ拡がるので、ベース中ｗｂは Ｎ＋８７７７層により制御される。図２４の先行技術の装置は比較的に低利得と 低出力インピーダンスとを示す。

望ましくは、出願人の装置は先行技術で使用されたものよりもＮ子細域内のより 大きな厚みとより低いドーピング濃度を有し、図２５．２６．２７とを参考にし て次に説明されるように改良された装置特性をもたらす。図２５はこれらの形態 の第一局面を示す、ここでＮ土層１９Ｂは１　ｘ　１０′７原子／ｃｍ”以上の ドーピングで１５マイクロメートル以上の厚みを有する。これだけを行なうこと でＷｂ（ベース中２１）を増加させ、それにより出力抵抗を増加させ、そして順 方向伝導損失を僅かに増加させる。図２６は１０マイクロメートル以下にＮ土層 １９Ｂの厚み２１Ｃ保持しながら、５ｘｌＯ”原子７ｃｍ３以下にドーピング濃 度を低減した場合の影響を示す。これはより高い利得を装置に与えるが、より高 い出力インピーダンスを与えない。図２７は図２５と２６の対策を組み合わせた 効果を示す。そのような装置はｌＸ１０′７原子／ｃｍ３以下、望ましくは５ｘ ｌＯＩＢ原子／ｃｍ”から１ｘｌＯＩ７原子／ｃｍ”の範囲内の層１９ＣのＮ＋ トド−ングと、そして１５マイクロメートル以上、望ましくは２０−５０マイク ロメートルの範囲の厚み２１Ｄとで適切に作られるので、Ｎ・層内の合計ドナー 濃度は低ｐｎｐバイポーラ利得のための＞１．０ｘｌＯ”ｃｍ”の順位に留まる 。最良の装置は、順方電圧、速度、そして耐短絡性能間のバランスのとれた性能 を達成するために約５から９．０ｘｌＯ”原子／Ｃｍ３（０，１オーム、センチ メートル）　のＮ十ドーピングと約３０マイクロメートルの厚み２１Ｄとで製造 されると考えられる。

装置の耐短絡性能を改良する他の方法は、上記のようにそのＮ子細域１９が異な るドーピング濃度の二層、又は側部分とＮ・層２０とを含む三層エピタキシャル 材料を使用することである。Ｎ・層の第−側部分はＰ・基板に隣接して可能な限 り薄く堆積され、そしてエミッタ注入効率とｐｎｐ）ランリスタの利得とを制御 するために１０１７原子／ｃｍ”以上の、比較的高ドーピング濃度を有すべきで ある。この層は望ましくは５マイクロメートル以下の厚みを有するが、５から１ ０マイクロメートルの厚み範囲にある。この層の頂上部に、下部ドーピング濃度 （１ｘ１０１５−５ｘｌＯ”原子／ｃｍりのより厚い（２０−５０マイクロメー トル）Ｎ・層が、堅牢性のために必要なベース中を提供するために付加される。

それで、Ｎ一層２０は上記のように付加される。このアプローチは、順方向電圧 や速度制御における柔軟性の高いレベルを提供するが材料の複雑さを増す。

装置速度と順方向電圧とを損なうことなくｐｎｐトランジスリスース巾を調整す ることにより、装置出力インピーダンスＲＯを増加するために幾つかの方法が本 発明の範囲内で利用できることが上記議論から明白となろう。Ｎ十層の無いＬａ ５ａｋａの場合は、大きすぎる順方向電圧の増加を要するベース中の極端な状態 である我々の提案はその問題を軽減する。

酸化物層２６は１０００−２５００オングストロームの範囲で変更できるが、Ｉ ＧＢＴで使用するためには、典型的に約１０００オングストロームの厚みを、そ してＭＯＳＦＥＴを製造するためには約１６２５オングストロームの厚みを有す る。酸化物層はプラズマ励起化学蒸着（ＰＥＶＤＣ）により形成させるか、又は 約１０００°Ｃ−１１００℃の温度で拡散炉内での酸化を介する初期処理方法と して従来通り熱的に成長させることが出来る。交代的、且つ望ましくは、薄い（ １００オングストローム）熱的酸化物層がシリコン基板表面にぶら下がるＳｔ結 合剤を接着させるために形成される、続いて、プラズマ励起化学蒸着（ＰＥＶＤ Ｃ）層により酸化物層２６を形成する。結果として生じる層２６は最終ゲート構 造１２内のゲート酸化物層を形成する。

酸化物層を形成する前に、事前ドーピングステップが、図１８−２３に示される ように最終的に基礎をなし、そして、そしてゲートパッド、主バス、そして二次 バスとを縁に囲むエーリア内で実行される。このステップは、更に説明される必 要のない従来のマスキングやパターン化技術により実行される。このステップで 使用されるパターン化技術は、装置の基板領域内にドープされた領域を形成する ように設計され、それらはゲートボンディングや低信号遅延バスの下でより低い 降伏電圧となる傾向がある。これは、ここで参考に取り入れられた、出願人の同 時係属出願の米国特許番号第０７／６６３．２９７号、ＳＥＭＩＣＯＮＤＵＣＴ ＯＲＤＥＶＩＣＥ　ＷＩＴＨＤＯＰＥＤ　ＥＬＥＣＴＲＩＣＡＬ　ＢＲＥＡＫＤ ＯＷＮ　ＲＥＧＩＯＮｒドープされた電気的降伏制御領域を有する半導体装置Ｊ 　（１９８６年３月２１日に提出された出願番号第０６／８４２．４６４号の継 続出願）の主題である方法の延長である。現在型まれるドーピングのためのパタ ーンは図１８と１９に示された好適ダイ配置を参考に以下で説明される。

図１８において、長方形ダイ上の好適交互配置フィンガ構造は、ダイの反対端の 二つのゲートパッド１１２、ゲートパッド間をダイの中央を通って長手方向（図 の垂直方向）に延長する主ゲートバス１１３、主ゲートバスと垂直に一定の間隔 をとって配置された二次（水平方向）ゲートバス１１４、そして主ゲートバスと 各二次ゲートバス間のダイの両側部との間に間隔をとって配置する一連のソース パッド１１６とバス１１７とを包含する。示されるようにゲートパッドが配置さ れる必要がないことは明白である。例えば一つの中央に配置されたゲートパッド などの交代的位置が一般的である。ソースとゲート金属層２８．３０の形成後、 金属の第二層が、装置の外部から電気的接続し、最小遅延で装置の非常に大きな 範囲にわたりゲート信号が移動出来るようにするために厚いゲートパッド１１２ とバス１１３．１１４、そしてソースパッド１１６とバス１１７とを形成するよ うに堆積される。これらの要請により、その反復的セル構造がそれらに実行され た変則的挿入を可能にするために中断されることが要求される。そのような構造 は、図１９に示されるように、セルの一般的寸法よりも典型的にそのサイズがよ り大きくなる。

活動セルの設計傾向はリソグラフィーのサイズの最小化の限界を絶えず促進して きた。製造者のリソグラフィー能力により、そのセルは１ミクロン以下から１０ ミクロンまでのサイズが可能である。一方、ポンディングパッドは、粗雑な形状 をパッケージ包装する技術とインターフェイスする必要性のため典型的に何百か 何千ミクロンの線形限度となる。ゲート信号経路選択トレースの寸法は装置の寸 法と速度要件とによる。更に、大規模装置内での大電力の均一の切り換えを制御 することが出来ないことは、不測の装置やシステムの故障を引き起こす。装置の 信頼性を保護するために、ゲート経路選択トレースは、図１９に示されるように 、ゲートセル寸法よりも太き（なければならない。７３８ミル／（１８，７４５ μｍ）程度の長寸法を有する出願人の大規模チップ設計の一つに対して、ポリシ リコン頂上部に７μｍ厚のアルミニュームを有する４ミル（１２００μｍ）巾の 中央ゲートバスが〈５０ナノ秒の信号遅延を達成するためにチップの長手側と平 行に使用される。ソースパッドは６０ｘ３５ミル、ゲートパッドは２５ｘ３５ミ ル、そして二次ゲートバスは２ミル中である。望ましくは、二倍、又はそれより 良い、金属の三層がソースポンディングパッドとバスエーリア１１６．１１７内 に堆積される。この手段は現在処理能力を改良し、ボンディングワイヤーの故障 の場合の重複防止のためのゲートパッドやバスからの分離と共にソース金属エー リアを連結し、そして厚い（〉８μｍ）過剰不動態部と共に、圧力接触による損 傷から活動装置エーリアを保護するために圧着パッケージ内で機械的支持を提供 する。圧着パッケージ内での圧力接触に耐えるのに十分な第二層の厚みは少なく とも８マイクロメートルである。金属の第二層は同様に不動態層上のソースパッ ドから分離してゲート接触層のゲートパッド領域内に堆積される。

ゲートパッドとバス構造１１２．１１３．１１４は徹底的にセルとは異なるので 、こ第１らの構造周辺（こチャネルを作る時（二誘導される拡散間の距離もヌ異 なイ）。

Ｖ　Ｌ　Ｓ　Ｉ設＃ｌにおい−Ｃ５ｎツイン／ソース丘通制限降伏電圧は、ド１ ツイン／ソース寸法がその一極端で縮小するど減少する。逆に、パワーＭＯ８装 置１−おいで、ボディ／白ツインダイオードと関連する接合曲率制限降伏電圧が 成牛すると、そのゲート１１】は増加する。この理由１大、垂直パワーＤＭＯ８ 装置において、ドレイン（ｎｐｎコ１ノクク）はシリコン基板の裏側にあるが、 ソース（ｎｐｎニーツタ）とボディ（口ｌ）　ｎベース）拡散は表側全体に分布 さねているからである。これらの表側の拡散はボリンリコンゲ−１・周辺に自己 位置合わせする。ゲート巾がより広くなると、これらの表側拡散（１州に離れる 。３逆方向バイアスが正常動作時にド１ノインボｆイダイオードに適用される、 電界が冶金的接Δ部で増加し、（してダイオードの中性領域でゼＩｒｌこ減少す る。拡散が共に隣接する時、隣接拡散の電界が電界強度の部分をベクトル的に消 去するために増える。拡散が無限に離れると、電界の消去は何も存在せず、各拡 散は互いに独立的に行動する。ゲートパッドド−＼の控々のゲート経路選択トレ ースから、′Ｉ＠胃消去の影υはこれらの構造の周辺回りのボディ拡散間の距離 のため減少する。出願書番号第０７／６６３．２９７号は出願されているので、 出願人はいかにしてこの概念を更に改良するかを学んだ。

ゲート経路選択バス１１を広げると、切り換えの完全性を保つために支払うべき 代償であるチャネル領域の相当な損失を引き起こす。但し、動作セル内に重複し ないようにゲート経路選択バス下のドーピングがポリシリコンゲート周辺の両エ ツジから後方（こ移動出来るならば、（れらのバスの周辺に沿って、数パーセン トのチャネル中が確保される。この新しい試みの構造はＤＭＯＳボディとゲート バス１１４についての横断面図のゲートの両エツジにおけるソース拡散とを示す （図２０．２１を図２２と比較参照）。ゲートバスの基礎をなす基板領域の中間 において、ＤＭＯ３拡散と等距離にあるのはバッド／経路選択バス１２０である 。図２１に示されるパッド／′経路選択バス拡散とＤＭＯ３拡散との間の距Ｍ１ ．は、図２２の正常デー１−セルの反対エツジ−」二の相補的ＤＭＯ３拡散間拡 散能に等しいか、又はそれ以下である。両拡散の接合深さと曲率半径は出願書番 号第０７／６６３．２９７号で提案されたように一致すべきである。そうするこ とによって、正常セルの十が阻止能力を保持するだめの間隔を空（」るｆぐ１が 早たさイするとし１時に、かなり大きなチャネルも確保でき？）。標準セル寸法 でない全てのゲートバスはそのようにドープさ第１て、ｌｌ［］止能力を維持す る。

この修正されたパッド１−′−ピング１飄もしボディから分離されたままであれ ば、ゲー用・酸化物を破壊させるの６一ト分な高さの電位（こ浮くかも知れない 。故に、バッド／経路選択バス拡散はＤＭＯＳボディに電気的に接続されな（〕 ればならない。

、−れはパッド、／経路選択バスドーピングがゲートの方向を横切って動作ＤＭ ＯＳセル内に導入される時に短絡バー１２２を離散的位置に配置−ぐる。′−と （ご上り達成されろ３．この短絡バー配置の頻度はバッド／経路選択バスの抵抗 による。有効である大ざっばな方法は、短絡バー間のゲートバス下の拡散の区域 内を流れる電流のため、最大電圧降下は一つのダイオード順方向ターンオン電圧 以下、即ち激し２い誘導切り換え状態下で一〇、５Ｖであるべきである。

図１９は、ケートパッドとバスエーリア１１２八１．１３Ａ、、　１１４Ａ内と 、ゲー　トフィンガエーリア１］６Ａ内の基礎をなすポリシリコ゛−Ｍ３２を露 出する金属化無しの図１８のダイの部分を示す１、ゲートフィンガ１大一定の間 隔をとって配置され、そして媒介領域は、それらの近接端においてソースパッド とべに領′４１゜１７Ａに接続する。故に、ゲートとソ・−スフインガは交互配 置され、そして追加的に、補足的方法で先細に加工される。従って、ソースフィ ンガ１１８の１１】はそれらの末端１１８Ａ（ゲートパッドと主バスとに隣接す る）からそれらの近接端に向かって進む従い増加する。交互配置されたゲートフ ィンガは、それらの末端（ソースパッドとバス１１７Ａに隣接する）において同 様に最小となり、そしてゲートバスに接続されたそれらの近接端に向かって（即 ち、ソースフィンガの末端に向かって）進むに従い増加する。ソースフィンガの 巾は近接端において、ソースフィンガ長上の定格電流でのボルトの何分の−をも 越えない累積電圧降下を有する装置の最大定格ソース電流を流すのに十分な巾で 作られる。ゲーＩ・バスも同様に先細にされる。先細にされた形状はソースバス に接近するに従ってソースフィンガの電流容量を増加させるように働き、電流詰 め込み問題を最小化すると同時に、ダイエーリアの利用性を最大化する（セル間 の反復距離を最適化する）。

ゲートバンドや主バスエーリアの基礎をなずエーリアは、ホウ素などでＩ）型ド ーパンｌ−、’Ｆ・淘くドーー力きＡ−じｒ“いど）ので、Ｐ型ボ／イ領域２２ と間接続出来る、そこでは、図２０に示されるように、ゲートパッドと主バスと が隣接する。追加的に、ゲートパッドと七バストを取り囲む縁エーリアは同様に 、ゲートポリシリコン１１２Ａ、１１３Ａから閉側の線１１９により限定される 境界までＰドープされる。更に、二次（水平方向）ゲートバス下のエーリアは同 様に、ゲートバスの反対側に沿って延長する隣接チャネルと、短絡バー間の動作 チャネルのほとんどの部分を保持しながら、一定の間隔をもって中央ストライブ とボディ領域とを連結するために一定の間隔をもって配置された中央スＩ・ライ ブを横切って延長する短絡バー１２２との間で一定の間隔をもって配置された長 手方向中央ストライブ１２０により限定される魚骨状パターンでドープされる。

ゲートバンドとバス下のドーピングは、Ｐ型ボディ領域２２の濃度（望ましくは ２．　４　ｘ　１０１４．／　ｃｍ’）に等しいか、又は望ましくはそれを越え るドーピング濃度（望ましくは約１ｘｌＯ１５／ｃｍ３）とＰ型ボディ領域のも のにほとんど等しい深さとを生成するために従来のイオン注入や拡散により実行 される。図２０は短絡バーを示す、ここでそれはケートバスを横切る。図２１は 短絡バー間の位置での中央ストライブ１２０を示ず。ストライブは巾Ｗに作られ るので、ストライプ１２０と隣接Ｐボディ領域間の間隔■７は、図２２に示され るゲートフィンガ下のＰボディ領域間の間隔ｌ−に等しい。この配置は、二次経 路選択バスに沿う有効動作チャネルの長さを最大化する。高電流装置の全動作チ ャネル中の数パー（τントはこの方法により節約された。主ゲートバスゲ−１・ に沿う線１１９により限定されたＰドープされた縁はソースフィンガの末端１１ ８Ａ回りの動作チャネルエーリアを中性化する５、そのようなエーリアは、普通 は局部化降伏、又はラッチング状態に動かされや１−いコーナーを形成するがそ のような状態は縁］１９をドーピングすることにより回避される。

図４は酸化物層２６土に重なる断層３２の準備を例示する。ここにある層３２は 、従来の化学＠査法により約７０００−４０．０００オングストロームの範囲、 望ま（バは２０．０００オンゲス１−ロームの厚みを有するポリシリコンから望 ましくは形成されるドーパント不透明保護層であるので、前述の領域２２．２４ を形成するために使用されるドーピング物質の注入により突き通せなく　（１０ ０％貫通不可）することが出来る。層３２は、我々の前の米国特許番号第４．８ ９５．８１０号と第５．０１９．５２２号とで説明されるように、伝導的にドー プされている媒介酸化物腐食禁止層と下部層とのポリシリコンの二つの副層とし て形成されるのが望ましい。所望の接合を作るために正規のドーピングを制御す るためのマスクとして使用する他に、この層は後の処理ステップにおける汚染か らそのデー１−酸化物層を保護する。

フォトレジスト層３４は次に、従来通りの無ピンホール技術により層３２の上に 形成される。ネガのフ（トレジストが図５と６に示されるが、ポジのフォトレジ ストも等１バ適当である。本発明を実施する好適方法によれば、単一の、独立し たマスクを必要とする、単一マスキンゲステップのみが、動作ニーリア、ソース とゲート金属層、そして追加的に、そのような層とゲ・−１・とソースバ・ソ１ ：とに接続するバスのための金属の第一層とを形成するために要求される（図１ ９−２３参照）。

図６において、ここでフォトリソグラフィーステップ中に採用される単一、独立 的マスクが概略的に３６に示される。当業者には理解されるように、最終的にト ランジスタ１０となるパターンは、マスク３６、そして図６で適切に作られる。

マスク３６は、エーリア３６ａなどの、光透明エーリアとエーリア３６ｂなどの 、光不透明エーリアとを包含することが分かる。このマスクは前にドープされた 領域１１９．１２０．１２２とに位置合わＭされる。こねはパワー装置の特徴の 大きさが与えられるならば、比較的容易な位置合わせとなる。一度この位Ｗ名わ せが行なわれると、次のステップの全てが下記の処理のために自己位置合わせさ れる。図６に例示されたアッセンブリーは典型的フ１トリソゲラフイーステップ 時に露光される、そして結果として、フォトレジスト層３４が露光された領域（ 破線の外側）と露光されなかった領域（破線のうち側）とになってしまう。

図７は次のステップを例示する、ここでフ第１・レジスト層３４の部分、そして 特に露出されていないこれらの領域は適当なフ第１・レジスト現像剤により従来 通りに取り除かれる。そのような除去、又は露光された領域が、概略的に３８に 示される。

図８はその次のステップを例示する、フォトレジスト層３４に以前に作られたイ メージを層３２に転送するために、商業的エツチング技術により、ボリシリコン 層がエツチングされる。故に、露光領域３８の整合イメージが層３２に作られる 、そしてそのようなものは４０の領域として示される。領域４０はここではマス ク代用パターン定義部と呼ばれる。そのように形成されたパターン定義部は限定 輪郭特質（エツジ形状）。以下に続（説明で明白となるように、この輪郭がそれ 自身単独、又は側壁スペーサー６２（図１３Ａ−１３Ｄ参照）とで、後続の製造 ステップにおいて唯一必要とされる自己位置合わせマスキング装置として使用さ れる。

次にフォトレジスト層３４が、図９に示されるように、適当な従来技術により除 去される。次の加工方法はここで一般にドーピングステップと呼ばれるものに進 む。

図１０は、以下で説明されるように、前述のＰドープされた領域となるホウ素注 入方式を取る第一注入ステップを例示する。ホウ素注入ステップは、典型的に１ ．０ｘｌＯ”　（ＭＯＳＦＥＴ装置に対して）から２．０ｘｌＯＩ４（ＩＧＢＴ 装置に対して）原子／ｃｍ”の層２０内の注入密度を生成するために約６Ｏ−１ ６０ＫＥＹのエネルギーレベルで従来型の注入装置内で実行される。点線４２は 、このステップにより層２０に注入されたドーパントのピーク勾配密度を例示す る、そしてこの注入は約０．２７−０．５ミクロンの深さまで伸びる。図に見ら れるように、点線４２は、注入がパターン定義部の境界を横に短い距離だけ越え たところまで伸びることを示す。これは分散媒体として機能するゲート酸化物層 の活動の結果として生じる。

点線は４４において、ポリシリコン層３２内へのホウ素の同様の浸透があるが、 素の厚みのためこの層の完全な浸透ではないことを示す。ホウ素浸透に対する層 ３２の有効不透明性は、重要なことに、このステップでの正しく制御されたドー ピングを達成するために機能する。ホウ素はここでは第一注入物質として説明さ れているが、他のＰ型ドーパントが同機能を実行するために使用可能である。

図１１は、約３−８時間、典型的に約１１５０℃の温度で従来型の拡散炉内で実 行される第一拡散ステップを例示する。ここでは、図に示されるように、結果と して生じるものは前述のＰ−領域２２の始めを形成するための注入４４の拡散で ある。典型的に、この拡散領域は図１１に示されるように、約３−６ミクロンの 深さを有する。この領域は、寸法４６の約６０−８０％である、４８に示される 、寸法だけパターン定義部４０の縁を横に越えて伸びる。

図１２は処理の次のステップを例示する、ここでゲート酸化物層２６は整合パタ ーン（第一パターン定義４０のイメージ）を層２６内に転送するために適切な商 業的エツチング技術によりエツチングされる。従って、第二マスク代用パターン 定義部と呼ばれる領域４０に一致（輪郭が）する層２６内に開口部４９が結果と して生じる。以下で議論されるように、このステップはある条件下では省略され ても良い。

図１３は、ここではＮ型ドーパント、望ましくはリンを使用して実行される第二 注入ステップを例示する。第一注入ステップに適用されたように、このステップ は典型的に１ｘ１０１５から１ｘｌＯ”原子／ｃｍ”の最終注入密度を生成する ために約４０から１６０ＫＥＹのエネルギーレベルで従来型の注入装置で行なう 。

領域２０となる注入のピーク密度は点線５０で示される、そしてこの注入は約０ ゜２ミクロンの５２で示される深さまで拡がる。点線５０により示されるように 、実行された注入はＰ型拡散領域２２内に完全に含まれ、そしてパターン定義部 ４０の境界を僅かに越えて横に拡がる。上部点線５１は、どこにも完全な浸透は なく、層３２内へのリンの僅かな浸透を示す。従って、ここでも又、ドーパント 保護層３２が、ホウ素ドーピング注入ステップに関して述べられたように、正し い最終ドープ結果を制御し、そして達成するために機能する。

当業者には理解されるように、最初に層２６をエツチングで除去せずに層２６を 貫通させるために注入エネルギーを増加することによるなどの交代的処理方法が 第二マスク代用パターン定義部を作ること無くシリコン内へのリンの導入を達成 するために行なわれても良い。それでもなお、開口部４９の形成を伴う最初に説 明された処理方法が望ましい。リンがここではこの注入を行なうために特に使用 されたが、使用可能な他のＮ型材料は砒素、又はアンチモンを含む。

後者のステップにおいて（図１４参照）、リン注入は最終的にＮ＋ソース領域２ ４となるものを形成するために拡散される。但し、第一に、ソースとゲート接触 構造とそれらの分離とを最終的に形成するものを位相幾何学的に限定するために 数ステップが実行される。これらのステップは次に説明されるように、図１３Ａ −１３Ｄに示される。

図１３Ａは層３２．２６．２２の頂上に堆積された層６１を示す。次のステ・ツ ブにおいて、この層は側壁スペーサー６２を形成するために異方性的にエツチン グされる。層６１は、それに限定されないが、化学蒸着された二酸化シリコン（ 望ましくは）、窒化シリコン、又はオキシ窒化物である。この層は又、熱的に成 長した５ｉ０２であるか、又は初期熱酸化物薄膜層を包含しても良い。広範囲の 厚みが層６１に使用できる。以下の議論ために、１から６マイクロメードルの厚 みが、２．０から２．５マイクロメートルの好適最終厚みと供に使用可能である 。

図１３Ｂにおいて、層６１は、シリコン基板表面を露出し、しかも層３２と２６ の垂直側に、側壁６２として示されるように、相当量の層６１を残すため１こ反 応性イオンエツチングなどの商業的に入手可能な方法で異方性的にエツチングさ れる。側壁６２は後に、後のステップでの除去処理から注入５０の縁部分を保護 し、そしてそれによりＮ＋ソース（エミッタ）領域２４の長さを限定するのを支 援する。側壁６２は又、後のステップでの上述のゲート１２とソース１６との分 離性を高め、そしてそれは側壁スペーサー６２として交代的に呼ばれる。

図１３Ｃは、露出されたシリコン基板は、段差、又は溝を形成するために断面制 御方法によりエーリア６２間でエツチングされる。これのエツチングの深さ１よ 、その溝が注入５０を通じて約１．５マイクロメートルの初期深さまで延長する ように制御される。これは、Ｎ＋ソース下のＰ十注入６６のより深い共拡散を可 能にし、ＭＯＳＦＥＴ装置のものと比較してより低い寄生ＮＰＮ）ランリスタ用 シート抵抗を達成するために、出願人のＭＯ３ＦＥＴ処理加工で使用されものよ りも浅い。溝６３の好適階段断面は、突出部６４と供に図１３Ｃに示される。こ の突出部接触１２と１６との分離性を高める。断面は出願人の前の米国特許番号 第４．８９５．８１０号で説明される複数ステップ加工処理方法により望ましく は生成される。この好適形態は、ＴＥＧＡＬ７０１、又はＬＡＭ７９０などのボ トムパワーされる平行板プラズマリアクターでのエツチングにより達成される。

０゜７　］、、ＩＴｏｒｒと１００−２５０ワ・ソトで２６−２６−７５ｓｅ標 準立方センチメートル／分）の六フッ化硫黄と２０２０−５６ｓｅのへリューム との第一異方性エツチングが、３：１以下の垂直対横方向エツチング選択性で突 出部６４を生成するために使用される。第二、異方性エツチングステップは、溝 をより深（そしてスペーサー６２に関して一致した垂直側６５と供に継続するた めに同出力同圧で５．０から１５．０ｓｅｃｍの酸素を加えながら実行される。

このエツチングは少なくとも１０：１の垂直対横方向エツチング選択性で望まし くは実行される。層３２は、この動作中にその厚み減少するが、その層３２の厚 みが減少することは重要ではない。

図１３Ｄは、溝部分６３の底部に０．１から０．４ミクロンの深さに３０Ｋから １６０Ｋｅｙで５　ｘ　１０”から２　Ｘ　１０１６イオン／Ｃｍ”の濃度で注 入領域６６を形成するためのＰ型ドーパントの第二注入を例示する。その注入は 、溝側壁６５下の領域６６の縁に沿って散乱される。Ｐ型注入６６は、Ｐ子細域 ６７を形成するために拡散し、そしてかなり減少した寄生バイポーラトランジス タ利得となる、図１４の状況で議論されたように、連続拡散ステップ中にＮ型注 入５０の拡散の深さを限定する目的を有する。

図１４は、装置１０を作るよう実施される第二と最終ドーパント拡散とを例示す る。この拡散は又、約１−１０時間、典型的には約９時間、典型的に１０００℃ −１１００℃の温度で拡散炉で行われる。２２に示された領域の範囲内に完全に 結果として生じるものは、エーリア６７として示される前述のＮ型ソース領域２ ４と領域２２の増加Ｐ型温度となる注入５０の拡散の完了である。領域２４は５ ６で示される、横方向延長寸法を有する（パターン定義部４０の境界を超える延 長）。

注入６６は領域６７を形成するために拡散した。領域６７は、６８に示される、 １−４ミクロンの深さ寸法と、６９に示される、寸法６８の約６０−８５％の横 方向延長寸法とを有する。参照番号７０は、Ｐ型領域の拡散の相互作用によりＮ 型領域２４の拡散深さの限界を示す。注入５０と６６の共拡散は、線７０に沿う ＰＮ接合を形成するこの相互作用となる。分離拡散が実行されるか、又は注入６ ６の注入と最終拡散とにより続けられる注入５０の部分拡散も又行われる。

これらのステップにおける注入と拡散のために選択されたドーパントはＰ十とＮ 子細域の異なる相対的横方向の拡散を得るために変更されても良い。ＭＯＳＦＥ Ｔ装置を作るのに、前もって、出願人はＮ＋トド−ントとしてリンと供にＰ十注 入のためのホウ素を使用した。但し１、比較的高速拡散のＩ）型ド・−バントを 使用オろと、Ｐ子細域６７をＮ＋ソース領域２４′Ｆの更に横方向に拡散させる ことができるが、Ｐ４−領域をＰ−拡散２２の範囲内に尚も保持する６従って、 １月ノがＮｉ−ソース＠域ドーパントとじて使用される時にＰ子細域１；−バン トとしてアルミニュームを使用すること、又はＮ−＋−ドーパントとして砒素と Ｐ−ｌド−・バントとしてホウ素を使用することが望ましい。Ｐ十注入ドーズは 、ＭＯ３ＦＥＴ装置のものよりも約−桁高い約１から２．０ｘｌＯ１′ｌｉ子／ ｃｍ２であるのが望ましい。

拡散領域６’７は、それがソース領域２４を形成寸ろため（、二拡散する時、注 入５０の拡散深さを制限する。従っ℃、領域２２内のド−・パン＋−ｘｉも又増 加する、依ってこの注入無しの装置よりも、逆方向バイアス状態時でのかなり大 電流に耐えるための装置の能力も増加−ｄ−７）１、了バランン−ずエネルギ・ −試験、又は誘導負荷切り換え時にＪＩＴＩ冨遭遇する、この逆方向バイアス電 流の増加は、ＮＩ型領領域２４Ｐ型領域２２．６７、そしてＮ型層２０により形 成された寄生ＮＰＮバイポーラトランンスタを形成するために現在開示さ号１て いる処理方法を使用しｊ７−ため、減少バイボ・−ラトランリスタ利得のｌｌＪ 接的結果である。、′１の利ｉ４の減少は、Ｎ型領域２０とｚ２，１間のＰ型ベ ース中の増加と拡散６７のためのべ一＝＝ストーピングの増加とにより引き起、 二さ第１る。ソー、ス領域（−ｒミック）２２のチャネル側近く横方向に突き出 る領域ｆ３７は又、＝２［のＮＰＮ＋・ランンつスタ部分をターン号−ンするの に十分な高さの装置のＩ”ＮＰＩ−ランンスタ部分から諦１れるホール電流のた め、工ニッタを順方向にバイアスするのを回避するＩ、−めに非猟に短いユ、ミ ・ツタ長と連係して働く。こ第１はほとんどの動作状態の下でのラッチアップを 回避するのを助ける。

もし酸化拡散（３・ｆクルが使用さｔ＋イ３ならば、そのＱ、二の第二拡散ステ ップの結ｌ嬰とし、て、薄い酸化物膜５１（点線で示さｔｌろ）が溝６３内の層 ２０の露出シリニー２ン表面−（−に成長されるだろう。この処理の、−の時点 において、この酸化物は適切な従来型の酸化物エツチング技術により容易に除去 される。このステップの後に、事ａｉ１接触、又は第二二異プノ性シリーコンエ ソヂングステップが続くので、このスーテノブは、約２５から４５マイクロメー トルまで溝深さを増加するＭＯ８ＦＥ′ｒ処狸には使用されない。

図１４Ａは、随意であるが、次のソース金ｒ１４２ｇの領域２４への接触性を高 めるために領域２４と６７との露出されたシリコン表面へのリン領域７１の好適 導入を例示する。ドーパント領域７１の導入は当業者には既知の多数の従来の方 法により行わ第１でも良い。このドービソグステップは、典型的に１０−１２０ 分間、７５０℃から１１５０℃の温度で拡散炉で行わわる。このリンのソースは 、固体か、液体か９、ガスのソースからであっても良く、或は側壁断面により、 注入されても良い。砒素、又はアンチモンなどの他のドーパントがリンの代りに 用いられても良い。このステップは、例えば１０２０イオン／ｃｍ”のＡ度と約 ０．　５マイクロ１−１−ルの深さの浅い拡散オーミック接触を生成するために 制御される。

層７１は後にソース金属層２８を゛ハース領域２４に結合させで、Ｐ（−とＮ子 細載量の短絡を形成する。従って１、：の層は短絡層と呼ばれる。交代的ＩＪ１ この短絡層は、出願人の前の米国特許番号第４．８９５．８１０号で説明される ように耐火金属、又はケイ化物層を堆積さけること１てよるか、又はケイ化物を 形成しなくて、次のアノ１弓ニー、−ム（ゲートやソース金属）Ｊ、ツチングス テップによりエツチングさねない金属の非選択的堆積１こより形成される。

図１５は、６０で示みれるより深い最紡溝を形成するために＃６３の範囲内の層 ２０の上部部分の〉・りてＩンが更にエツチングされる次のステップを例示する 。

言及されたエツチングは図１３Ｃで使用されたプラズマ溝処理行程の後者の部分 を利用して異方性的に行われる。エツチングは、溝６０の深さがＮ型拡散接触領 域７１を完全に賞通し丁延長するが、その拡散ｌ〕型領領域７を部分的にしか丘 通しないことを保証するよ・うに制御されることが重要である。最終溝深さは、 より厚みのあるソース金属がより高電流に適応出来るようにするために、出願人 の前のＭＯ３ＦＥＴ装置で使用さイ１だものよりも大きい、３．　０−５．　０ マイクロメートルの範囲、望ましくは約４．０マイク［ｊメー用・ルである。従 って、そのように実行されたエツチングは、後の処理ステップ時での、伝導層２ ８．３０の電気約分ｎを完全に保証するために溝６５内に十分に直立した壁６５ を作ることも又重要である。溝のゴ、ツヂングに関する他の結果は、層３２のド ・−ブされた下り部を残して、ポリシリコン層３２の」三方部分と、そして媒体 酸化物層との完全な除去である（上記の図４の説明を参照）。これらの結果は結 局、スペーサ−６２て横の、そし７て溝で垂直の両刃向でソース接触金［１４２ ８から分離される金ｒｒ４被膜ポリノリコンケート接触３０を有する装置〕０を 導く。

図１６と以下の図を参考にして次に説明される金属化ステ・ツブの前に、基板は 、ライフタイム制御を行うために、遷移金属、望ま１バはプラチナ（Ｐｔ）、Ｌ かし交代的１こはプラチナと同濃度の金（Ａ　ｕ）でドープされる。これは所定 ドーズ６９（図１５）の選択された金属のシリコン基板の表側、又は裏側の何れ かの面内に・ｆ：Ａ−ン注入する、−とにより望ましくは行われる。ｐｔに対し ては、二のドーズは多くとも２ｘ１０１６原子／Ｃｍ２″？′ある。イオン注入 はドーズの厳密で、直接１１１１１が可能であるが、ウェハーにへの制御された ドーズのｐｔを堆積させるため１ご他の方法が使用さね、でも良い。適当な一つ の交代的方法は、プラチナケイ化物（約１０１１原子／ｃｍ”）の約２０オンゲ スｌ〜ローム以下で、従来の堆積法によるよりも薄いＰｔ層を残す、王水での過 剰Ｐｔを剥がず処理が後続するＰｔケイ化物形鰻、のに来のｐｔｇ着法である４ 、シリコン内でのｐｔの固溶性１−ＩＰｔ−３ｌ共融ｔＬ度で４から５９１５の 間であるので、シリコン内で溶融されるｐｔ量は、従来の広開と拡散とを利用す るより高い沖、４１電流を引き起こすのに十分輯ｘｌ。

２１県子／ｃｍ３）である。但し、Ｐｔ注入、又は改良プラチナ／ケイ化物蒸発 法を使用すると、その量は制御されで、制限されろ。ｐｔの１０１１から１０′ ６原子／ｃｍ２の範囲のドーズは、洩れ電流、をあまり増加させること無（ライ フタイム制御を実行するのに十分である。より高いドーズが使用可能であるが、 より高い洩ｔｌ電流を引き起こす。

遷移金属注入後、基板は遷移金属／シリコン二成分系の共融温度以上の所定温度 で金属を拡散さぜるためにアニールされる。ソリコン中のプラチナに対１．て、 共融温度は８３０℃であり、そしてその拡散温度は、遷移金属以外のドーノくン ト不純物がかなり拡散し、そして接合深さに影響を及ぼ（ッ始めるほぼス１）・ ソショルド、又はアニーリング温度である８３０℃から１１００℃の範囲内であ る。望ま１バは、拡散温度は、トランジスタ接合を形成する主要な拡散があまり 影響を受けない程度の低い範囲内にある。好適温度は範囲は約８７０℃から９０ ０℃である。個々のウェハーに渡る、そしてバッチ内のウニ／’を一数とに渡る 両中心対工・ソリが均一である拡散の注入ドーズ関連制御を使用すると、優れた 結果が達成される３、 図１７は、シリコンの表面、又は近くで有効な金属ｔＣ垂直軸）、アニーリング 温度、そして基板内への金属拡散の深さとの間の関係を三次元で示す。注入ドー ズと温度面とに沿う斜線は温度関数としての固溶性を示す。なぜ重金属の蒸発と 拡散による先行技術のライフタイム制御が高い洩れ電流となるかがこのグラフか ら明白となる。厚みが制御可能ないかなる薄膜に対しても、そこには単（ご過剰 なプラチナがあるｔごりである。その他、堆積できるかも知れないいかなる厚さ の薄膜もシリコン中でほとんど全て溶融される。

１　ｘ　１０”から１ｘｉＯ１″原子／ａｍ２の範囲では、照射により提供され るものに匹敵するか、又はそわより良好な洩ね電流を有し、月つ照射のス）ノッ ショルド不安定性問題を有さない、ＭＯＳＦＥＴ、、ＩＧＢＴ、バイポーラ、サ イリスクダイオードそして整流２置を含む、多種のパワー切り換え装置の有効な う・ｒフタイム制御が提供される。プラチナの例えば１００オンダスト「１−ム の従来の蒸器は、６．　５ｘｌＯＩＩ′原子／ｃｍ’原子価表面ドーズを生成す る、その拡散はライフタイム制御無しよりも３から４桁より大きな洩れ電流を与 えイ）。唯一有効な制御は、シリコン内の最終Ｐｔ断面の非常に貧弱な制御を提 供する温度と時間である。対照的に、Ｉ　Ｘ　１０”から３−　ｘ　１０”／　 ａｍ”の範囲の注入プラチナドーズは、パワーＭＯ３ＦＥＴやＩＧＢＴ型装置に おいて、ライフ制御無しの装置と比較して２桁以下の洩れ電流を与えた。この技 術もヌ、従来型の注入機器が固体源昇華により容易に金属注入に適応できるので 、照射よりも安価である。この方法は、基板の表面上に過剰金属が堆積すること から生Ｉ入それから全ての金属原子がシリコン中に拡散されるようにするそのノ ：うにして遷移金属を使って従来のライフタイム制御の問題を回避する。

この技術は又、複合的温度サイクルでライフタイム制御ドーパントを断面修正す るために使用される。ＰＩＮ又はＦＲＥＤ　（高速復帰ダイオード）に対して、 ダイオードをあまり速く流れすぎる電流をターンオフしないダイオードを有する ことが望まれる。そのようなダイオードは、順方向再結合時間ｔａと逆方向再結 合時間ｔｂとを有する。ｔ、ｂ＞ｔａとｔａ＋ｔｂに対しては非常に短時間、例 えば４０−１００ナノ秒であることが望まれる。ＰＮ接合に隣接した基板表面近 辺のより高い濃度と結合されたエピタキシャル層の一群内での低ライフタイム制 御ドーピングは最良の効果を与える。このドーピング断面は前述技術の複合サイ クルにより得られる。最初に、基板は例えば１０”Ｐｔ原子／ｃｍ”で軽くドー プされる、モしてＰＩＮに対して一時間、第一上昇温度、例えば８５０℃−８６ ５℃で装置全体にＰｔ原子を拡散させる。第二に、ｐｔ原子の追加的ドーズが装 置の選択表面に適用される、そしてより５−２０秒間（高速熱的アニール）、高 温、例えば９５０℃−１１００℃で拡散されるので、追加ドーズは選択表面近辺 の勾配帯に保持される。望ましくは、そのドーズは単一注入、又はケイ化物形成 ステップで提供される。もし金が使用されるならば、第二拡散ステップはもっと 長（出来、そして標準拡散炉で行うことが出来る。

図１６は本発明の処理である、金属化、又は伝導材料堆積における第一ステップ を例示する。このステップにおいて、アルミニュームなどの伝導材料はソース接 触層２８とゲート接触層３０とを作るために堆積される。このステップは望まし くは、低温蒸発、又はスパッタリングなどの照準線堆積技術により行われるので 、伝導材料は接触層３０から電気的に絶縁しているが、直接的に、又はソース接 触領域７１を通じてソース領域２４と接触して層２８を形成する。金属の厚みは 、ＩＧＢＴ型装置に対して２．５から１０マイクロメートル、望ましくは１がら ５マイクロメートル（又はより深い溝においてはもっと厚く）の範囲を有する。

伝導層の照準線堆積に関連して、図１３Ｃを参考に上述された断面修正された溝 のエツチングは、層２８．３ｏの電気的絶縁と層３ｏとソース領域２４との間の 接触との両方を保証するのを助ける。突出部６４はスペーサーのすぐ下の露出し たシリコン溝の側壁の部分を密閉する傾向があり、そしてそれにより伝導層３０ との分離性を高める。同時に、拡散か、又は短絡層７１は伝導層２８とソース領 域間２４の電気的接触を保証する。

前述のステップは又、次に説明されるように、分離を確保するための適切な手段 を使って、選択的蒸着、又は電気鍍金により、タングステン、又は金属ケイ化物 などの耐火金属の堆積により実行されることが可能である。

どのような堆積技術が使用されても、側壁６２の頂上に伝導性人工物７４を生成 する傾向がある。この人工物は、側壁に沿って下方に延長し、層２８．３ｏを接 続するかも知れない、そしてその場合には取り除かれるべきである。図１６Ａ− １６Ｄは、図１６に示される層２８と３０の分離性を高める技術を例示する。

この技術は、最初に層２８と３０を接続するがも知れない連続伝導薄膜を最初に 適用し、そしてそれらを電気的に分離することを可能にする。

図１６Ａはエーリア３０と２８の頂上への層７２の適用を例示する。この層はフ ォトレジストなどの樹脂、又はポリイミド、又はスピン−オンガラスなどの多数 の他の化合物であっても良い。層７２は、表面を平面化する傾向があるように適 用されるので、人工物７２上の領域７３は２８又は３ｏの上のエーリアよりもか なり薄くなる。この層は、好適な被覆を与えるために当業者には良く知られるス ピン、散布、又はロールオン技術を使って適用されても良い。

図１６Ｂは、その厚みが人工物７４を露出させるために十分に低減された後の層 ７２の外観を例示する。この低減は、プラズマエツチング、イオンミリング、反 応性イオンエツチング、又は湿式化学エツチングなど当業者には良く知られる従 来技術により行われる。下にある層２８と３０とは覆われたままであるので、エ ツチングされない。このステップは、スペーサー６２により修正される時に代用 パターン４０のパターン図形が従来のリソグラフィーの方法を使用しないで位相 幾何学的に再生されるか、又は十分１ご自己位置合わせ”をするという事実にお いて特有である。

図１６Ｃは、人工物７４がエツチングで取り除かれる次のステップを例示する。

側壁に沿って下方に広がるいかなる金属もエツチングを続けることにより取り除 かれる。層２８と３０との間の接続の可能性は、故に十分に低減される。

図１６Ｄは、層７２が取り除かれた後の装置１ｏを例示する。これはいかなる従 来的手段で行われても良い。もし層７２が、ガラスなどの、装置表面上に残るこ とが出来る材料であるならば、除去は不必要である。

図２８は、出願人の装置で好適に使用された種類の従来のガードリング構造８０ を示す。この構造とその製造方法は良く知られているので、説明は不必要である 。ガードリングを包含する装置が完了すると、一般に行われるように、不動態層 ８２が堆積される。

従来のＣＶ（静電容量電圧）試験方法は、ＬＴＯとＰＥＣＶＤ堆積薄膜は一般に 高電圧条件下では分極可能であることを示す。。但し、一定の制御された堆積条 件の下では、ＰＳＧ薄膜は３００℃で２００Ｖ／μｍの高さの電界の下で３゜５ ％以下のリン含有に対して何の分極性も示さないことを更に知った。４％のドー ピングレベル以上で、リン含有量が上昇すると、分極性が悪化する。但し、移動 性イオンに対する障壁を提供する能力は、３．５％レベルのリン含有量でのＰＳ Ｇ薄膜に対してはあまり効果的でない。他方、最上の制御状態の下で堆積された ＰＥＣＶＰシリコン窒化物薄膜は、非常に良好な移動性イオン障壁となるが、同 時に３００℃で５０Ｖμｍの低い電解強度でさえも容易に分極可能となる。

８００Ｖを超える電圧を阻止するパワーＭＯ３装置に対して、５０Ｖμｍを超え る表面電界がガードリング内に存在できる。そのような高電界が存在すると、シ リコン窒化物薄膜は、図２８に示されるように、温度下で時間と供に分極する。

結局、薄膜の分極に関する電荷はシリコン酸化物インターフェイス内の変化を引 き起こして、ガードリング設計の阻止能力を劣化させてしまう。電荷の蓄積は、 降伏傾向がある高電界局部を作って、それらの周辺におけるそれらの湾曲部の半 径を減少させて基板内に形成された空乏領域を変形できる。本発明はこの問題を 低減させる。

二つのアプローチは首尾よく試験された。１つの方法は、分極開始のスレッショ ルド以下（〈４％）のリン含有量でＩＯＫオングストロームから３５にオングス トロームまでの厚みを有するＰＳＧ薄膜などのより厚みの厚い第一無極性薄膜と 関連する頂上部層として２にオングストロームから８にオングストロームの厚み のより薄いシリコン窒化物の移動性イオンと湿気との耐性の組み合せを利用する 。

厚みのある無極性第一層を使用することにより、分極性薄膜はシリコン酸化物イ ンターフェイスから物理的に更に遠くに離されて、その基礎となる基板内での分 極性の影響を低減させることとなる。薄い頂上部層を使うことによって、分極の ため正味電荷も又低減され、しかも移動性イオンと湿気との耐性も維持する。こ のアプローチの利点は、現存する誘電体薄膜が使用でき、新たに薄膜が現像され る必要がないからで。

第二の好適方法は、同時に無極性で、且つ移動性イオン耐性である新薄膜を作る ことである。我々の研究は、引張から圧縮へと１．４８から１．９０の屈折率で 変動するオキシ窒化物薄膜の連続体は、数社から市販されているＰＥＣＶＤ堆積 装置を使用して無極化となるように作られることを示した。但し、堆積条件や気 体力学は、所望の無極化効果を達成するために適切に設計されなければならない 。種々の選択が、装置表面地勢図や、応力の問題、移動性イオン障壁としての有 効性、そしてエツチング特性と釣合わせることの必要性とにより有効となる。

屈折率と応力が高（なれば、もっと窒化物のようになり、故に薄膜の移動性イオ ンの耐性は更に強くなる。最低応力は１．６８から１．７２の範囲の屈折率で達 成される。

ＰＥＣＶＤ薄膜の分極属性は堆積条件により強（影響を受ける。イオン化された 気体の残留時間は薄膜の分極性に直接的影響を与える。残留時間が長くなると、 圧力、出力、そして温度などの他の全ての条件が等しい時には、より多（分極化 する薄膜となる。残留時間が短いと、あまり分極化しない薄膜を生成する。トレ ードオフは、より短い残留時間がより高速の気体流とより低効率の気体利用性を 意味する時、分極性とコストとの間にある。各々の種類の堆積システムは最適化 のためのそれ自体の制御を有する。気体での長い平行電極を有するシステムに対 しては、サイクル時の次の堆積前にイオン化気体に十分な時間を与えてシステム から排出させる長期オフサイクル間に短期オンサイクルを有する、炉管長を流れ 下る、パルス型堆積が推薦される。気体の入口から出口への非常に短い相互距離 を有するシステムに対して、残留時間は主に気体流とチャンバー圧力とにより制 御される。低チャンバー圧力で高気体流であれば、短い残留時間となる。制御さ れた堆積で、無極性ＰＳＧとオキシ窒化物薄膜とが高電圧パワー装置に首尾良く 適用された。

高電界下でＰＥＣＶＤ堆積薄膜が分極化するのを防ぐために、その薄膜堆積は制 御されなければならない。ＲＦパワー、ｃｗｌそしてパルス堆積との動作モード により特徴付けられる二種類のシステムが一般に、産業で遭遇する。ｃｗは、単 一、又は複数周波数ＲＦソースでの連続堆積を使用する。パルス堆積は離散的オ ン／オフサイクルでＲＦ比出力裁断することが出来る。各々のシステムで、堆積 チャンバーを出る前のウェハーに近接するイオン化気体の分子の残留時間と気体 の混合とは、分極化の程度を制御するのに重要である。

機械的応力、光学的属性、屈ｉｆｉ率、そして拡散１．：対″４−る抵抗１こ祈 ｊえて、ＰＥＣＶＤ薄膜の構成はも又その分極性に強く影響を及ぼす。窒化物薄 膜１よ、外方折：散を阻止したり、水素原子を捕らえて５ｉ−Ｈ結合する能力カ ベあるので、一般一分極可能である。酸化物、又はオキシ窒化物薄膜も又、過Ｉ ｌ］なＳｉＨ力（薄膜内（こ取り込まれるならば、分極可能である。ＰＥＣＶＤ 薄膜の堆積（ま、シラン（ＳｉＨ）を基体とＡる気体を必要とする（窒素化物に 対（ツてＳｉＨ４＋ＮＨ３、酸化物には！３１旧＋Ｎ２０．オキシ窒化物には５ ｉＨ４−ｔ−ＮＨ３”、Ｎ２０）ので１、Ｚ第１らの薄膜は通常過剰５ｉｈｉを 含有ｌツ、千・して慎重ｉこ扱Ａつな１ｊれ１ズ容易１こ分極化するのは当然の ことである。薄膜内に種々の構成要素をＴＸｙり入れることｌよ、もちろん、気 体混合の構成とイオン化状態とによろ４．」−り長くイ号−ンイヒシランカ（ウ ェハー表面に近接し、そして分圧がより高ければ、それ（ま、Ｊ：、り多く堆Ｗ Ｒ薄膜内１こ取り人ねられる１、 ＰＥＣＶＩ）Ｍ膜を堆積するために使用されたソステｌ、１１存在づ−る種々の 構造力犬示されたが、Ｓｉ　ＨＯ）Ｉｉ’ｊ音を最小化するための条件；ま同じ で；まな；、＼０但ｌツ、全二システムにおける本発明の−Ｊ１．通の特徴は、 Ｓｉ　Ｈ結合を最小イヒ１−ることである。

再度、これは気体混合内のシラ〉・の分圧とイオン化シラン力（堆積チャンノく 一内（こ留まる残留時間とを制御することによりいかなるシステムでｆ）；を成 できる。より低い分圧とより短い残留時間とがその好適／＜ラメ−・夕となる１ 、システムの多様性のため、賢なるシステムで同じ所望の結果を達成する７′１ −め１４吏用できる一組の数値と言うものはない１゜ 例を上げれば、当業者には既知ブランドのＡＳＭシステムなどでの、長拡散炉内 の平行電極を採用するシステムを見てみる。１：１４σ）比率で１２５ｓｅｃｍ ５、・う７（３３百Ｎ４）と３．８００　ｓ　ｅ　ｃ　ｍのアン−〔−ア（ＮＩ Ｉ３）との気体混合、２．５ｔｏｒｒのチャン・ノ１−圧力、４３０℃の堆積を 盆度、そｌ、て２５ミＩＪ　９の−Ａ−ン／′２００　ｉ１秒のオフの堆積サイ クルを選択すると、堆積薄膜用２０００メーングスト［」−への厚みを超えると 、大（、）に分極可能となる。もしそのづ゛イクルカく１２ニリｌＪ）オン、・ ′２００：り秒オフに変更され、他の全てのノくう、バータカ（変更さ第１ない ならば、ノラン残留時間は半Ｖ＆され、実質的により分極性の小さく１）薄万込 をもたらす。もし我々が、７ランとの比率において一′″、０．１の非′騎（ニ ー小円の一酸イヒ二窒素（Ｎ２０）を注ぎ込む以外に、／ランとアンモニアに対 して同じ気体流を維持して、同堆積状態を保持するならば、その薄膜は全く分極 可能で無い、機械的強度に関してＮ２０無しの窒化物薄膜に近い性質を示す。但 し、もしオン／オフサイクルが２５ミリ秒オン／２００ミリ秒オフに戻されるな らば、同小量のＮ２０でも分極性が戻る。与えられたどのような堆積温度、チャ ンバー圧力、そしてオン／オフサイクルに対しても、分極性はシラン分圧の減少 と供に低減する。

更なる分析において、気体比率がＳｉＨの有効性と結果として生じる分極性に果 たす役割は論理的であるよう思われる。チャンバー圧力とに関連してオン／オフ サイクルにより限定される残留時間により果たされる複雑な影響をモデル化する ことは更に困難である。影響を受（プたものは、その薄膜の顕微鏡的成長過程で ある。ウェハー表面において構成するイオン化分子の各々の吸着と放出Ａ捏（１ 、その分圧によるだけでなく、気体流内で移動する分子速度により強く影響を受 ｌ：ｌる。イオン化分子の速度が増加すると、ウェハー表面に分散、拡散、何着 し、化学的に反応、放出、そして所与の時間間隔で気体流内に逆拡散するそれら の相対的能力は各気体成分に対して各々異なって変化する。短時間の堆積期間の 後に短い期間のオフ時間が導入されると、水素原子が放出して、その表面からそ れら自身が離れて行き、５ｉ−Ｈ分子をあまり密集させない薄膜を残寒ことであ ることを我々は観察した。小量の酸素を添加すると、水素を結合さぜるのを助１ プて、５ｉＯＨ結合を形成（ッ、そして分極性をも低減する。しかし、もし５ｉ −Ｈ混合の１が５ｉ−ＯＨ生成割合を超えるならば、過剰５ｉ−Ｈ結合が分極を 生成するために尚も存在することが出来る。

ＣＷ堆積を使用するシステムに対して、水素を放出させる［オフ］サイクルを導 入するための独立的手段はない。低減のための唯一有効な方法は、＋Ｊｌ−Ｈで あるならば、気体比率の制御を通じてである。最初の場合に使用されたよりもも っと低分圧のシランが、同種の結果を達成するために必要である。

特有の設備を有するユ・−ザーとして、無極性薄膜を達成するためのパラメータ は、薄膜堆積の５ｉ−Ｈ結合を低減Ｌ７、そして結果として生じた薄膜を従来の Ｃ■（静電容を電圧）測定器でそのようなａｙ土の金属化ドツト上に高電圧（− ２００Ｖ／Ｉ１ｍ）を適用することにより試験するだめの上記ガイドラインに従 って最も良く経験的に確立できる。

故に、本発明により提案された方法がいかに７（ワーＭＯ３ＦＥＴやＩＧＢ′ｌ ’装置を製造するだめの先行既知技術の方法に劇的な改良を提供１−る力Ｘ力（ 理解さ号１．よう。、−の点に関する議論は主にＩＧＢＴ装置に集中されて０る カベ、適宜Ｍ　ＯＳ　ＦＥＴ装置に対しても説明されている。ライフタイム制御 、堅牢短絡回路耐久ｉ生、高電圧に対する無極不動態化の信頼性、そして局部的 弱点やう・ソチングを最〕１＼イヒするための配置改良とに関して開示された概 念は、例えばＩＥＥＥ　Ｔｒａｎｓ、Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、ＥＤ −３３、Ｎｏ、１０．１６０９−１６１８頁、１９８６年１０月のＶ、　Ａ、　 Ｋ、　Ｔｅｍｐ　ｌ　ｅｌこより説明されるように、ＭＯ８制御勺イリスタ（Ｍ ＣＴ）　、そしてその派生物である、ＩＥＥＥＴｒａｎｓ、　Ｅｌｅｃｔｒｏｎ 　Ｄｅｖｉｃｅｓ、ＥＤ−３８、Ｎｏ、６．１６１９−１６２３頁、１９旧年７ １−ｊでＪ、Ｂａｌｉｇａにより説明さね、たエミ・ツタスイッチサイリスタ（ ＥＳＴ）とを含む、ＭＯＳＦＥＴやＩＧＢＴと同種のノ（ワー装画の他のクラス に同等に適用する。これらの装置は′Ａ−ン状態時１こづ゛イーノスタで動作す るように設計さね、そしてオンからオフ状態への移ｊテでＩＧＢＴのようにオフ に切り換えられる。ＩＧＢＴを製造プるための上記順序１′！、勺イ１）ツタを 実現するために現在の（ＧＢＴ処理行程に二つの追加的拡散行程を）氾えること により当業者によりＭＣＴやＥ　Ｓ　′Ｆを製造するために容易番二適見；可口 しである。これらの教示は又、バイポーラトランジスタ、ＢＪＴＳＰＮダイＡ− ド、そＩ、てＰ−ｉ−Ｎ整流器などの他のパワー装置を製造するのに有利に使用 できる。本発明の種々の局面は、毛面構造と多角形セル配置とを含む出願人の好 適段差ソース装置、交互配置されｔこフインカ配Ｗでの処理以外の装置構造や処 理行程ｉこも又イ吏用できる。

好適形態とその変形における本発明の詳細な説明し、そして例示してきた力（、 本発明はそのような原則の範囲から逸脱しない限り配置や詳細が修正されても良 いことは当業者には明白である。

ＦＩＧ、　３　ＦＩＧ、　４ ＦＩＧ、　７　ＦＩＧ、　８ ＦＩＧ、１３　ＦＩＧ、１３Ａ ＦＩＧ、１６Ａ　ＦＩＧ、１６Ｂ ＦＩＧ、１８ −Ｆ３０　Ｓ３悟１１−　Ｑ　３５　Ｘ　、３，５．Ｎ４１１−ＦＩＧ、２３ ０ボ１ルリコンゲート　ロ璽　ゲート選択経路下の境界　し−Ｉ　Ｐ＋ドーピン グ ＦＩＧ、　２４ ＦＩＧ、２６　酸化ゲート 補正音の翻訳文提出書（特許法第１８４条の７第１項）平成　６年　２月２曳１

Claims (96)

【特許請求の範囲】
1. １．ＭＯＳ型絶縁ゲート制御４層パワー切り換え装置を製造するための改良製造 方法において： 基板の上部表面から第一層に向って広がるドレイン領域を限定する第二反対極性 ドーバンド型の装置陽極と第二層とを限定する第一ドーパント型の第一層を有す る半導体基板を形成する； 基板の第二層の上部表面上に絶縁層とその絶縁層上に絶縁ゲート接触層とを形成 する； 第一ドーパント型のボデイ領域とそのボデイ領域内の第二ドーパント型のソース 領域とを包含する二重拡散領域を形成する、そのボデイ領域は絶縁ゲート接触の 下のボデイ領域内のチャネル領域を限定することが出来るように一定の間隔をも って配置されたドレインとソース領域の各々とで二つのＰＮ接合を形成する；ゲ ート接触と絶縁的に一定の間隔をおいて並んでソース接触を形成する、そのソー ス接触はソース領域とボデイ領域との電気的接続とそれらの間での短絡を形成し 、そして装置の陰極接触を限定する；第一層と電気的接続する基板の反対側の陽 極接触を形成する；第二層を形成するステップにおいて：第一層に接触し、そし て第一厚みと第一ドーピング濃度とを有するする第一部分を形成する；第二層に 接触し、そして前記二重拡散領域を受けるために前記上部表面に広がる第二部分 を形成する； 所定の逆方向バイアス電圧を防止するのに十分な第二厚みと第二ドービング濃度 とになるような大きさに第二部分を作り、ドービングする；そして高電圧（Ｖｃ ｅ）が陽極と陰極接触間に印加される時に順方向伝導中電流の流れに抵抗するの に十分な所定出力インピーダンス（Ｒｏ）を生成するような大きさに第一部分を 作り、ドーピングすることを特徴とする製造方法。
2. ２．第二層の第一部分は、短絡パルスの終りで耐短絡電流が装置の３ｘ室温定格 連続陽極−陰極間電流を超えないような出力インピーダンスを生成するような大 きさに作られて、ドープされることを特徴とする請求の範囲第１項に記載の製造 方法。
3. ３．第二層の第一部分は、短絡パルスの終りで耐短絡電流が装置の２ｘから３ｘ 室温定格連続陽極−陰極間電流の範囲内になるような出力インピーダンスを生成 するような大きさに作られて、ドープされることを特徴とする請求の範囲第１項 に記載の製造方法。
4. ４．第二層の第一部分は定格陽極−陰極間電圧の８０％で少なくとも３７０オー ムｃｍの有効出力インピーダンスを生成するような大きさに作られて、ドープさ れることを特徴とする請求の範囲第１項に記載の製造方法。
5. ５．第二層の第一部分は、装置の出力インピーダンスが少なくとも１０マイクロ 秒の耐短絡試験条件を合格するのに十分に上昇されるような大きさに作られて、 ドープされることを特徴とする請求の範囲第１項に記載の製造方法。
6. ６．第二層の第一部分は少なくとも２０マイクロメートルの厚みに作られること を特徴とする請求の範囲第１項に記載の製造方法。
7. ７．第二層の第一部分は少なくとも２０−５０マイクロメートルの範囲の厚みに 作られることを特徴とする請求の範囲第６項に記載の製造方法。
8. ８．第二層の第一部分は第二部分のドーピング濃度よりも大きいドーピング濃度 にドープされることを特徴とする請求の範囲第６項に記載の製造方法。
9. ９．第二層の第一部分は第二部分のドーピング濃度よりも大きいが、５×１０１ ７原子／ｃｍ３以下のドーピング濃度にドープされ、そして少なくとも２０マイ クロメートルの厚みに作られることを特徴とする請求の範囲第１項に記載の製造 方法。
10. １０．第二層の第一部分は５×１０１５から９×１０１６原子／ｃｍ３の範囲の ドーピング濃度にドープされることを特徴とする請求の範囲第９項に記載の製造 方法。
11. １１．第二層の第二部分は約１０１４原子／ｃｍ３のドーピング濃度にドープさ れ、そしてその装置がそのために設計される最大逆方向バイアス電圧を阻止する のに十分な厚み作られることを特徴とする請求の範囲第９項に記載の製造方法。
12. １２．第二層の第一部分は５から９×１０１６原子／ｃｍ３の範囲のドーピング 濃度にドープされ、そして３０マイクロメートルのプラス、又はマイナス２０％ の範囲の厚みに作られることを特徴とする請求の範囲第１項に記載の製造方法。
13. １３．第二層の第二部分は第一副部分と第二副部分とを包含する二つの副部分で 形成され、各々が前記第二部分のドーピング濃度よりも大きなドーピング濃度を 有し、第一副部分は第二副部分よりも大きなドーピング濃度を有することを特徴 とする請求の範囲第１項に記載の製造方法。
14. １４．第二副部分は第一副部分よりも大きな厚みを有することを特徴とする請求 の範囲第１３項に記載の製造方法。
15. １５．第一副部分は約５マイクロメートルの厚みを有し、そして第二副部分は２ ０から５０マイクロメートルの厚みを有することを特徴とする請求の範囲第１４ 項に記載の製造方法。
16. １６．第一副部分は少なくとも１０１７原子／ｃｍ３ドーピング濃度を有し、そ して第二副部分は１×１０１５から５×１０１６原子／ｃｍ３の範囲のドーピン グ濃度を有することを特徴とする請求の範囲第１３項に記載の製造方法。
17. １７．第一副部分は１０マイクロメートル以下の厚みを有し、そして第二副部分 は少なくとも２０マイクロメートルの厚みを有することを特徴とする請求の範囲 第１６項に記載の製造方法。
18. １８．小数キャリヤライフタイム制御に適切な所定ドーズの遷移金属を堆積させ 、それから基板全体にわたって遷移金属原子を拡散させることを特徴とする請求 の範囲第１項に記載の製造方法。
19. １９．装置の漏れ電流かなり増加させないでライフタイム制御を実行するの十分 な濃度を生成するために遷移金属のドーズを制御することを特徴とする請求の範 囲第１８項に記載の製造方法。
20. ２０．遷移金属はプラチナであり、そして堆積ステップは１×１０１６原子／ｃ ｍ２の最大ドーズ、又はそれ以下を堆積させるために遷移金属の堆積を制御する ことを含むことを特徴とする請求の範囲第１８項に記載の製造方法。
21. ２１．ＭＯＳ型絶縁ゲート制御４層パワー切り換え装置を製造するための改良製 造方法において： 基板の上部表面から第一層に向って広がるドレイン領域を限定する第二反対極性 ドーパンド型の装置陽極と第二層とを限定する第一ドーパント型の第一層を有す る半導体基板を形成する； 基板の第二層の上部表面上に絶縁層とその絶縁層上に絶縁ゲート接触層とを形成 する； 第一ドーパント型のボデイ領域とそのボデイ領域内の第二ドーパント型のソース 領域とを包含する二重拡散領域を形成する、そのボデイ領域は絶縁ゲート接触の 下のボデイ領域内のチャネル領域を限定することが出来るように一定の間隔をも って配置されたドレインとソース領域の各々とで二つのＰＮ接合を形成する；ゲ ート接触と絶縁的に一定の間隔をおいて並んでソース接触を形成する、そのソー ス接触はソース領域とボデイ領域との電気的接続とそれらの間での短絡を形成し 、そして装置の陰極接触を限定する；第一層と電気的接続する基板の反対側の陽 極接触を形成する；そして小数キャリヤライフタイム制御行程を実行する；前記 実行ステップにおいて： 再結合のために適切なシリコン内で深い不純物準位を有する遷移金属を提供する ； 基板の共融温度と基板のアニーリング温度との間の範囲内の温度で基板に完全に 溶融させることが出来る選択遷移金属の最大ドーズを決定する；最大ドーズ以下 の所定ドーズの遷移金属を堆積させ、それから前記範囲内の温度で基板全体にわ たって金属原子を拡散させることを特徴とする。
22. ２２．装置の漏れ電流をかなり増加させずにライフタイム制御を実行するのに十 分な最大ドーズ以下のドーズの遷移金属を決定して、堆積させることを特徴とす る請求の範囲第２１項に記載の方法。
23. ２３．堆積ステップは最大ドーズ以下の制御されたドーズの遷移金属のイオン注 入を包含することを特徴とする請求の範囲第２１項に記載の方法。
24. ２４．堆積ステップは基板上に遷移金属のケイ化物層を形成し、そして最大ドー ズ以下のドーズの遷移金属を生成するために過剰堆積遷移金属を除去することを 包含することを特徴とする請求の範囲第２１項に記載の方法。
25. ２５．拡散温度は遷移金属の固体溶解度がシリコン中の注入されたドーズの金属 を上回るほど十分に高いことを特徴とする請求の範囲第２１項に記載の方法。
26. ２６．遷移金属はプラチナであり、その最大ドーズは１×１０１６原子／ｃｍ２ で、拡散温度は８３０℃から１１００℃の範囲内であることを特徴とする請求の 範囲第２５項に記載の方法。
27. ２７．堆積されたドーズのプラチナは１×１０１１から１×１０１６原子／ｃｍ ２の範囲内であることを特徴とする請求の範囲第２６項に記載の方法。
28. ２８．拡散温度は８７０℃から９００℃であることを特徴とする請求の範囲第２ ６項に記載の方法。
29. ２９．少なくとも一つ以上のＰＮ接合を有する半導体パワー装置を作るための製 造方法における改良小数キャリヤライフタイム制御方法において：再結合に適切 なシリコン中深さ準位を有する遷移金属を選択する；基板の共融温度と基板のア ニーリング温度との間の範囲内の温度で基板内に完全に溶融される選択遷移金属 の最大ドーズを決定する；装置の漏れ電流あまり増加させずにライフタイム制御 を実行するのに十分な最大ドーズを上回らない遷移金属のドーズを決定し、そし て堆積させる、そして前記範囲内の温度で基板全体にわたり金属原子を拡散させ ることを特徴とする。
30. ３０．堆積ステップは最大ドーズ以下の制御されたドーズの遷移金属のイオン注 入を包含することを特徴とする請求の範囲第２９項に記載の方法。
31. ３１．堆積ステップは基板上に遷移金属のケイ化物層を形成し、そして最大ドー ズ以下のドーズの遷移金属を生成するために過剰堆積遷移金属を除去することを 包含することを特徴とする請求の範囲第２９項に記載の方法。
32. ３２．拡散温度は遷移金属の固体溶解度がシリコン中の注入されたドーズの金属 を上回るほど十分に高いことを特徴とする請求の範囲第２９項に記載の方法。
33. ３３．遷移金属はプラチナであることを特徴とする請求の範囲第２９項に記載の 方法。
34. ３４．最大ドーズは１×１０１６原子／ｃｍ２で、拡散温度は８３０℃から１１ ００℃の範囲内であることを特徴とする請求の範囲第３３項に記載の方法。
35. ３５．プラチナの堆積されたドーズは１×１０１１から１×１０１６原子／ｃｍ ２の範囲内であることを特徴とする請求の範囲第３３項に記載の方法。
36. ３６．拡散温度は８７０℃から９００℃であることを特徴とする請求の範囲第３ ５項に記載の方法。
37. ３７．遷移金属は金であることを特徴とする請求の範囲第２９項に記載の方法。
38. ３８．金の堆積されたドーズは１×１０１１から１×１０１６原子／ｃｍ２の範 囲内であることを特徴とする請求の範囲第３７項に記載の方法。
39. ３９．装置はＭＯＳ型絶縁ゲート制御パワー切り換え装置であることを特徴とす る請求の範囲第２９項に記載の方法。
40. ４０．装置は３層ＭＯＳ型絶縁ゲート制御パワー切り換え装置であることを特徴 とする請求の範囲第２９項に記載の方法。
41. ４１．装置は４層ＭＯＳ型絶縁ゲート制御パワー切り換え装置であることを特徴 とする請求の範囲第２９項に記載の方法。
42. ４２．装置はＭＯＳ型絶縁ゲート制御ＰＮダイオード、又はＰ−ｉ−Ｎ整流器で あることを特徴とする請求の範囲第２９項に記載の方法。
43. ４３．装置はパワー型ＰＮダイオード、又はＰ−ｉ−Ｎ整流器であることを特徴 とする請求の範囲第２９項に記載の方法。
44. ４４．装置はパワー型バイポーラトランジスタであることを特徴とする請求の範 囲第２９項に記載の方法。
45. ４５．装置はサイリスタであることを特徴とする請求の範囲第２９項に記載の方 法。
46. ４６．ＭＯＳ型絶縁ゲート制御パワー切り換え装置を製造するための改良された 製造方法、前記方法において： 上部表面と下部表面とを有し、そして上部表面から基板の下部表面に広がる第一 ドーパント型のドレイン領域を限定する一つ以上の層を包含する半導体基板を形 成する； 基板の上部表面上に絶縁層を、そして絶縁層上に絶縁ゲート接触層とを形成する ； 第二逆ドーパント型のボデイ領域とボデイ領域範囲内の第一ドーパント型のソー ス領域とを包含する二重拡散領域を形成する、ボデイ領域は絶縁ゲート接触の下 のボデイ領域内のチャネル領域を限定することが出来るように一定の間隔をもっ て配置されたドレインとソース領域の各々とで二つのＰＮ接合を形成する；ゲー ト接触と絶縁的に一定の間隔をおいて並んでソース接触を形成する、そのソース 接触はソース領域とボデイ領域との電気的接続とそれらの間での短絡を形成し、 そして装置のソース、又は陰極接触を限定する；そして基板の下部表面上にドレ イン、又は陽極接触を形成する；絶縁ゲート接触層とソース接触層とは複数の相 補的に平行交互配置されたゲート及びソースフィンガ、そしてゲートフィンガを 間接続するゲートバスとを形成するためにパターン化されている； ボデイとソース領域とはゲートフィンガとゲートバスとの反対側の縁に沿って長 手方向に広がる、ボデイ領域は第一ドーパント型のドレイン領域を横切るゲート フィンガの下に第一横方向間隔Ｌ１をとって配置され、そして第一間隔Ｌ１より も大きいゲートバスの下に第二間隔Ｌ２をとって配置され、そして第一降伏傾向 領域を形成する； ゲートバス下のソース領域を間接続し、そして間接続に隣接するチャネル領域の 部分を中性化するのに有効な横方向の範囲にわたって第二ドーパント型のドーパ ントで少なくとも第一降伏傾向領域の一部分をドーピングすることを特徴とする 。
47. ４７．ゲートバスはゲートフィンガの近接端と横に間接続する第一バスと、平行 に延長し、且つ二つのゲートフィンが間で一定の間隔をとって配置される第二バ スとを包含する、第二バスはゲートフィンガの巾よりも大きな巾を有するので、 第二間隔Ｌ２を確立し、そして近接の基礎となるボデイ領域間の前記第一降伏傾 向領域を形成する、第一降伏傾向領域をドーピングするステップは近接の基礎と なるボデイ領域間に一定の間隔をとって配置され、そして第二間隔Ｌ２から第一 間隔Ｌ１よりも大きくない間隔にゲートバス下のソース領域間の間隔を低減する のに有効な巾に作られる中心ドープストライプを形成することからなることを特 徴とする請求の範囲第４６項に記載の方法。
48. ４８．第一降伏傾向領域をドーピングするステップは中心ドープストライプに沿 って一定の間隔をとってソース領域間を接続する一連の横方向ドープ短絡バーを 形成することからなることを特徴とする請求の範囲第４７項に記載の方法。
49. ４９．第一降伏傾向領域をドービングするステップはゲートバスの下に一定の間 隔をとってソース領域を間接続する一連の横方向ドープ短絡バーを形成すること からなることを特徴とする請求の範囲第４６項に記載の方法。
50. ５０．短絡バーは短絡バー間のチャネル領域の相当な部分を保持するように一定 の間隔をとって配置されることを特徴とする請求の範囲第４９項に記載の方法。
51. ５１．ゲートバスはゲートフィンガの近接端と横に間接続する第一バスを包含す る、ボデイとソース領域は第一ゲートバスの側に沿って凸形状で広がり、そして 第二降伏傾向領域を形成する、ゲートフィンガの近接端下の近接ボデイ領域を間 接続できるように第二ドーパント型のドーパントで少なくとも第二降伏傾向領域 を包囲する巾の第一バスに沿う縁をドーピングすることを特徴とする請求の範囲 第４６項に記載の方法。
52. ５２．第一バスはゲートフィンガの巾よりも大きな巾を有するので、第二間隔Ｌ ２を確立し、そして近接の基礎となるボデイ領域間の前記第一降伏傾向領域を形 成する、第一降伏傾向領域をドーピングするステップは第二間隔Ｌ２から第一間 隔Ｌ１よりも大きくない間隔にゲートバス下のソース領域間の間隔を低減するの に有効な横方向範囲にわたって第二ドーパント型のドーパントで第一バスの基礎 となる少なくとも第一降伏傾向領域の一部をドーピングすることを特徴とする請 求の範囲第５１項に記載の方法。
53. ５３．第一バスはゲートフィンガの巾よりも大きな巾を有するので、第二間隔Ｌ ２を確立し、そして近接の基礎となるボデイ領域間の前記第一降伏傾向領域を形 成する、第一降伏傾向領域をドーピングするステップは第一バスの基礎となりそ して前記縁を包含する第一降伏傾向領域の全体を第二ドーパント型のドーパント でドーピングすることを特徴とする請求の範囲第５１項に記載の方法。
54. ５４．ソースとゲートフィンが構造はソース金属フィンガの巾がソースバスとパ ッドに接続されたその末端からその近接端に向って進むに従い増加して電流の殺 到を最小化するのにソースバスとパッドに近接して十分な電流容量を有する巾と なるように補足的に先細に作られることを特徴とする請求の範囲第４６項に記載 の方法。
55. ５５．ソース接触層のソースパッドとバス領域内に金属の第二層を堆積させるこ とを特徴とする請求の範囲第５４項に記載の方法。
56. ５６．第二層は不動態層上のゲートパッドから分離して全てのソースパッド領域 を間接続するためにパターン化されることを特徴とする請求の範囲第５５項に記 載の方法。
57. ５７．第二層は圧着パッケージ内での圧力接触に耐えるのに十分な厚みで堆積さ れることを特徴とする請求の範囲第５５項に記載の方法。
58. ５８．第二層は少なくとも８マイクロメートルの厚みで堆積されることを特徴と する請求の範囲第５５項に記載の方法。
59. ５９．ゲート接触層のゲートパッド領域内に金属の第二層を堆積させることを特 徴とする請求の範囲第５４項に記載の方法。
60. ６０．第二層は不動態層上のソースパッドから分離して全てのゲートパッド領域 を間接続するためにパターン化されることを特徴とする請求の範囲第５９項に記 載の方法。
61. ６１．第二層は正着パッケージ内での圧力接触に耐えるのに十分な厚みで堆積さ れることを特徴とする請求の範囲第５９項に記載の方法。
62. ６２．第二層は少なくとも８マイクロメートルの厚みで堆積されることを特徴と する請求の範囲第５９項に記載の方法。
63. ６３．ＭＯＳ型絶縁ゲート制御パワー切り換え装置を製造するための改良された 製造方法、前記方法において： 上部表面と下部表面とを有し、そして上部表面から基板の下部表面に広がる第一 ドーパント型のドレイン領域を限定する一つ以上の層を包含する半導体基板を形 成する； 基板の上部表面上に絶縁層を、そして絶縁層上に絶縁ゲート接触層とを形成する ； 第二逆ドーパント型のボデイ領域とボデイ領域範囲内の第一ドーパント型のソー ス領域とを包含する二重拡散領域を形成する、ボデイ領域は絶縁ゲート接触の下 のボデイ領域内のチャネル領域を限定することが出来るように一定の間隔をもっ て配置されたドレインとソース領域の各々とで二つのＰＮ接合を形成する；ゲー ト接触と絶縁的に一定の間隔をおいて並んでソース接触を形成する、そのソース 接触はソース領域とボデイ領域との電気的接続とそれらの間での短絡を形成し、 そして装置のソース、又は陰極接触を限定する；基板の下部表面上にドレイン、 又は陽極接触を形成する；そして基板の上部表面上に誘電体薄膜を堆積させる、 高電圧条件下で十分に無極性である薄膜を生成し、そして有効な移動性イオンと 湿気とに対する障壁を形成するために誘電体成分を選択して、そしてその堆積を 制御することとを包含することを特徴とする。
64. ６４．ソース接触層は基板の上部表面内の溝内にゲート接触層に関して段差があ る、誘電体薄膜を堆積させるステップはゲートとソース接触間の段差を覆うのに 十分な厚み有するように薄膜を形成することを包含することを特徴とする請求の 範囲第６３項に記載の方法。
65. ６５．ソースとゲート接触層とにより占有されるエーリアを包囲する周辺ガード リングを形成する、ガードリングは高電界分極化傾向領域を限定する段差開口部 により分離された、基板の上部表面上の伝導電界プレートと伝導チャネル停止プ レートとを包含する、誘電体薄膜を堆積させるステップは電界プレートとチャネ ル停止プレート間の段差を覆うのに十分な厚みを有する薄膜を形成することから なることを特徴とする請求の範囲第６３項に記載の方法。
66. ６６．誘電体薄膜を堆積させるステップは高電圧条件下でも無極性であるように ４％以下のリン含有のリンケイ酸塩ガラス（ＰＳＧ）の共形第一層を堆積させる ことと、そして第一ＰＳＧ層の頂上に耐湿気及び移動性イオンに障壁を形成する のに適切な誘電体から構成される第二層を堆積させることとからなることを特徴 とする請求の範囲第６３項に記載の方法。
67. ６７．リンケイ酸塩ガラス（ＰＳＧ）は３．５％以下のリン含有量を有すること を特徴とする請求の範囲第６６項に記載の方法。
68. ６８．第一層は移動性イオンと温気に対する耐性を維持すると同時に、第二層内 の分極化による正味電荷の生成を低減するために第二層が分極性材料のものであ るが、第一層により基板から一定の間隔をもって配置されるように十分な厚みも って作られることを特徴とする請求の範囲第６６項に記載の方法。
69. ６９．第一ＰＳＧ層は１０、０００から３５、０００オングストロームの厚みで 作られることを特徴とする請求の範囲第６６項に記載の方法。
70. ７０．第二層はシリコン窒化物、又はオキシ窒化物から作られることを特徴とす る請求の範囲第６９項に記載の方法。
71. ７１．第二層は非常に高電圧条件化でも無極性となるような方法でシリコン窒化 物又はオキシ窒化物の層を堆積させることにより形成されることを特徴とする請 求の範囲第６６項に記載の方法。
72. ７２．誘電体薄膜を堆積させるステップは無極性薄膜を形成するような方法でオ キシ窒化物の共形層を堆積させることからなることを特徴とする請求の範囲第６ ３項に記載の方法。
73. ７３．無極性誘電体薄膜を堆積させるステップはシラン（ＳｉＨ４）をベースと する気体を使用してプラズマ励起化学蒸着（ＰＥＶＣＤ）により酸化物薄膜、窒 化物薄膜、オキシ窒化物薄膜、そして低リンケイ化酸塩ガラス（ＰＳＧ）薄膜の 一つを堆積させることと、そして薄膜内に取り入れられるＳｉ−Ｈ分子を最小化 するために堆積中に水素化合物のイオンを含むイオン化気体の存在を最小化する ようにその堆積条件を制御することとからなることを特徴とする請求の範囲第６ ３項に記載の方法。
74. ７４．ＰＨＶＣＤは堆積チャンバーを出る前にウエハーに近接するイオン化気体 分子の残留時間を限定すること、そしてＳｉ−Ｈ分子の存在を最小化するために 気体混合内のシランの分圧を制御することとにより堆積チャンバー内のウエハー 上に無極性誘電体薄膜を堆積させるために制御されることを特徴とする請求の範 囲第７３項に記載の方法。
75. ７５．気体混合は１：１４の比率のシラン（ＳｉＨ４）とアンモニア（ＮＨ３） とから構成されることを特徴とする請求の範囲第７４項に記載の方法。
76. ７６．気体混合はシランに対する比率＞０．１の量の一酸化二窒素（Ｎ２０）を 更に含むことを特徴とする請求の範囲第７５項に記載の方法。
77. ７７．気体混合は１：１４：１４の比率のシラン（ＳｉＨ４）、アンモニア（Ｎ Ｈ３）そして一酸化二窒素（Ｎ２０）とから構成されることを特徴とする請求の 範囲第７４項に記載の方法。
78. ７８．ＰＥＶＣＤ方法は炉管長を下方に流れる気体を使用する長平行電極を有す るシステムで実施される、イオン化気体の残留時間は次の堆積オンサイクルの前 にシステムを出て行くのに十分な時間をイオン化気体に与えるために長いオフサ イクルの間に点在される短いオンサイクルを有するパルス型堆積により制御され ることを特徴とする請求の範囲第７３項に記載の方法。
79. ７９．気体混合は１：１４の比率のシラン（ＳｉＨ４）、アンモニア（ＮＨ３） そしてシランに対する比率＞０．１の量の一酸化二窒素（Ｎ２０）とから構成さ れる、そして堆積サイクルは約２．５ｔｏｒｒのチャンバー圧力と約４３０℃の 堆積温度とを使用して約１２ミリ秒オン／２００ミリ秒オフであることを特徴と する請求の範囲第７８頓に記載の方法。
80. ８０．ＰＥＶＣＤ方法は気体入口から出口への短い相互作用距離を有するシステ ムで実施される、残留時間は低チャンバー圧力で高気体流を維持することにより 制御されることを特徴とする請求の範囲第７３項に記載の方法。
81. ８１．ＰＥＶＣＤ方法は離散的オン／オフサイクルでＲＦ出力の裁断を可能にす る動作のパルス堆積モードを有するシステムで実施される、堆積方法は短時間の 堆積時間の後にＳｉ−Ｈ分子をあまり密集させない薄膜を残して水素原子が放出 し、そして堆積された薄膜表面からそれら自体が離れて行くのに十分な時間のオ フ時間を導入することにより制御されることを特徴とする請求の範囲第７３項に 記載の方法。
82. ８２．Ｓｉ−ＯＨ結合を形成するために水素原子を結合させるのに十分な小量の 酸素を添加することを特徴とする請求の範囲第８１項に記載の方法。
83. ８３．分極を生成する過剰なＳｉ−Ｈ結合を生成するのを回避するためにＳｉ− ＯＨ生成率を超えないように薄膜内へのＳｉ−Ｈ組込み量のバランスをとること を特徴とする請求の範囲第８２項に記載の方法。
84. ８４．ＰＥＶＣＤ方法は単一又は複数周波数ＲＦソースを使用しての連続堆積を 利用す動作のＣＷモードを有するシステムで実施される、堆積方法はＳｉ−Ｈ分 子をあまり密集させない薄膜を残して堆積された薄膜表面内への水素原子の吸着 を最小化するのに十分に低減されたシランの分圧を提供するために気体比率を制 御することにより制御されることを特徴とする請求の範囲第７３項に記載の方法 。
85. ８５．ＳｉＯＨ結合を形成するために水素原子を結合させるのに十分な小量の酸 素を添加することを特徴とする請求の範囲第８４項に記載の方法。
86. ８６．分極を生成する過剰なＳｉ−Ｈ結合を生成するのを回避するためにＳｉ− ＯＨ生成率を超えないように薄膜内へのＳｉ−Ｈ組込み量のバランスをとること を特徴とする請求の範囲第８５項に記載の方法。
87. ８７．改良ＭＯＳ型絶縁ゲート制御４層パワー切り換え装置において：基板の上 部裏面から第一層に向って広がるドレイン領域を限定する第二反対極性ドーパン ド型の装置陽極と第二層とを限定する第一ドーパント型の第一層を有する半導体 基板； 基板の第二層の上部表面上の絶縁層；絶縁層上の絶縁ゲート接触層；第一ドーパ ント型のボデイ領域とそのボデイ領域内の第二ドーパント型のソース領域とを包 含する二重拡散領域、絶縁ゲート接触の下のボデイ領域内のチャネル領域を限定 することが出来るように一定の間隔をもって配置されたドレインとソース領域の 各々とで二つのＰＮ接合を形成するボデイ領域；ゲート接触と絶縁的に一定の間 隔をおいて並ぶソース接触、ソース領域とボデイ領域との電気的接続とそれらの 間での短絡を形成し、そして装置の陰極接触を限定するソース接触；第一層と電 気的接続する基板の反対側の陽極接触；第二層において： 第一層と接触し、そして第一厚みと第一ドーピング濃度とを有する第一部分；第 二層と接触し、そして前記二重拡散領域に近接する前記上部表面に広がる第二部 分とから構成され； 第二部分は第二厚みに作られて、そして所定最大逆方向バイアス電圧を阻止する のに十分な第二ドーピング濃度にドープされる；そして第一部分は高電圧（Ｖｃ ｅ）陰極と陽極接触間に印加される時に順方向伝導時の電流の流れに抵抗するの に十分な所定出力インピーダンス（Ｒｏ）を提供するような大きさに作られ、ド ープされることを特徴とする。
88. ８８．改良ＭＯＳ型絶縁ゲート制御４層パワー切り換え装置において：基板の上 部表面から第一層に向って広がるドレイン領域を限定する第二反対極性ドーパン ド型の装置陽極と第二層とを限定する第一ドーパント型の第一層を有する半導体 基板； 基板の第二層の上部表面上の絶縁層； 絶縁層上の絶縁ゲート接触層； 第一ドーパント型のボデイ領域とそのボデイ領域内の第二ドーパント型のソース 領域とを包含する二重拡散領域、絶縁ゲート接触の下のボデイ領域内のチャネル 領域を限定することが出来るように一定の間隔をもって配置されたドレインとソ ース領域の各々とで二つのＰＮ接合を形成するボデイ領域；ゲート接触と絶縁的 に一定の間隔をおいて並ぶソース接触、ソース領域とボデイ領域との電気的接続 とそれらの間での短絡を形成し、そして装置の陰極接触を限定するソース接触； 第一層と電気的接続する基板の反対側の陽極接触；そして小数キャリヤライフタ イム制御を実行するために基板全体にわたって拡散される選択された遷移金属の 所定ドーズの原子から構成される；選択された遷移金属は再結合に適切な深い不 純物準位を有する；そして所定ドーズは基板の共融温度と基板のアニーリング温 度との間の範囲内の温度で基板内に完全に溶融される選択遷移金属の最大ドーズ よりも少ないことを特徴とする。
89. ８９．改良されたＭＯＳ型絶縁ゲート制御パワー切り換え装置において：上部表 面と下部表面とを有し、そして上部表面から基板の下部表面に広がる第一ドーパ ント型のドレイン領域を限定する一つ以上の層を包含する半導体基板基板の上部 表面上の絶縁層、絶縁層上の絶縁ゲート接触層；第二逆ドーパント型のボデイ領 域とボデイ領域範囲内の第一ドーパント型のソース領域とを包含する二重拡散領 域、絶縁ゲート接触の下のボデイ領域内のチャネル領域を限定することが出来る ように一定の間隔をもって配置されたドレインとソース領域の各々とで二つのＰ Ｎ接合を形成するボデイ領域；ゲート接触と絶縁的に一定の間隔をおいて並ぶソ ース接触層、そのソース接触はソース領域とボデイ領域との電気的接続とそれら の間での短絡を形成し、そして装置のソース、又は陰極接触を限定する；そして 基板の下部表面上のドレイン、又は陽極接触から構成される；絶縁ゲート接触層 とソース接触層とは複数の相補的に平行交互配置されたゲート及びソースフィン ガ、そしてゲートフィンガを間接続するゲートバスとを形成するためにパターン 化されている； ボデイとソース領域とはゲートフィンガとゲートバスとの反対側の縁に沿って長 手方向に広がる、ボデイ領域は第一ドーパント型のドレイン領域を横切るゲート フィンガの下で第一横方向間隔Ｌ１をもって配置され、そして第一間隔Ｌ１より も大きいゲートバスの下で第二間隔Ｌ２をとって配置され、そして第一降伏傾向 領域を形成する；少なくとも第一降伏傾向領域の一部分がゲートバス下のソース 領域を間接続し、そして間接続に隣接するチャネル領域の部分を中性化するのに 有効な横方向の範囲にわたって第二ドーパント型のドーパントでドーピングされ ることを特徴とする。
90. ９０．ゲートバスはゲートフィンガの近接端と横に間接続する第一バスと、平行 に延長し、且つ二つのゲートフィンが間で一定の間隔をとって配置される第二バ スとを包含する、第二バスはゲートフィンガの巾よりも大きな巾を有するので、 第二間隔Ｌ２を確立し、そして近接の基礎となるボデイ領域間の前記第一降伏傾 向領域を形成する、第一降伏傾向領域は近接の基礎となるボデイ領域間に一定の 間隔をとって配置され、そして第二間隔Ｌ２から第一間隔Ｌ１よりも大きくない 間隔にゲートバス下のソース領域間の間隔を低減するのに有効な巾に作られる中 心ドープストライプから構成されることを特徴とする請求の範囲第８９項に記載 の装置。
91. ９１．第一降伏傾向領域はゲートバスの下に一定の間隔をとってソース領域を間 接続する一連の横方向ドープ短絡バーを包含することを特徴とする請求の範囲第 ８９項に記載の装置。
92. ９２．ゲートバスはゲートフィンガの近接端と横に間接続する第一バスを包含す る、ボデイとソース領域は第一ゲートバスの側に沿って凸形状で広がり、そして 第二降伏傾向領域を形成する、ゲートフィンガの近接端下の近接ボデイ領域を間 接続できるように少なくとも第二降伏傾向領域を包囲する巾の第一バスに沿う縁 が第二ドーパント型のドーパントでドーピングされることを特徴とする請求の範 囲第８９項に記載の装置。
93. ９３．改良されたＭＯＳ型絶縁ゲート制御パワー切り換え装置において：上部表 面と下部表面とを有し、そして上部表面から基板の下部表面に広がる第一ドーパ ント型のドレイン領域を限定する一つ以上の層を包含する半導体基板；基板の上 部表面上の絶縁層、絶縁層上の絶縁ゲート接触層；第二逆ドーパント型のボデイ 領域とボデイ領域範囲内の第一ドーパント型のソース領域とを包含する二重拡散 領域、ボデイ領域は絶縁ゲート接触の下のボデイ領域内のチャネル領域を限定す ることが出来るように一定の間隔をもって配置されたドレインとソース領域の各 々とで二つのＰＮ接合を形成する；ゲート接触と絶縁的に一定の間隔をおいて並 ぶソース接触層、そのソース接触はソース領域とボデイ領域との電気的接続とそ れらの間での短絡を形成し、そして装置のソース、又は陰極接触を限定する；基 板の下部表面上のドレイン、又は陽極接触；そして基板の上部表面上の誘電体薄 膜とから構成される、薄膜は高電圧条件下で実質的に無極性であり、そして移動 性イオンと湿気に対する有効な障壁を形成することを特徴とする。
94. ９４．誘電体薄膜は非常に高電圧条件下でも無極性であるように４％以下のリン 含有のリンケイ酸塩ガラス（ＰＳＧ）の共形第一層と、そして第一ＰＳＧ層の頂 上に耐温気及び移動性イオン障壁を形成するのに適切な誘電体から構成される第 二層とを包含することを特徴とする請求の範囲第９３項に記載の装置。
95. ９５．遷移金属原子を拡散するステップにおいて：基板の全体にわたって最初の 分のドーズを拡散させる；そして基板の選択された表面に近い勾配帯内に二回目 分のドーズを拡散させることから構成されることを特徴とする請求の範囲第２９ 項に記載の方法。
96. ９６．ＰＮ接合に近接する基板の選択された表面に関し基板内の遷移金属原子の 濃度を断面修正することを包含することを特徴とする請求の範囲第２９項に記載 の方法。