JPH0652015A - コンピュータシステム - Google Patents

Abstract

(57)【要約】 【目的】 必要な時にはいつでもシステムの構成を確認
し構成要素の状態を認識できる構成要素認識装置を備え
たコンピュータシステムを提供する。 【構成】 システムバスと各電子回路基板との接続点の
各ノードの状態を検知する手段と、各ノードに接続され
た電子回路基板の識別情報および状態情報を認識する手
段と、電子回路基板をシステムバスに互いに重複しない
ように接続配置する手段とからなる構成要素認識装置を
備えた。 【効果】 システムの構成要素および構成状態を自動判
別し認識できる。構成要素の状態を実時間で認識でき
る。共有資源のアドレスを電子回路基板ではなく各ノー
ドに持たせてあり、重複割付けが絶対に生じない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共有資源となるメモ
リ，Ｉ／Ｏポート等の複数の電子回路基板をシステムバ
スにより相互接続し構成したコンピュータシステムに係
り、特に、システムバスに接続された構成要素すなわち
電子回路基板の認識手段に関する。

【０００２】

【従来の技術】従来、システムバス方式を採用したコン
ピュータシステムにおいては、メモリやＩ／Ｏポート等
の電子回路基板が、システムバスに接続され、ＣＰＵ等
が利用する共有資源となる。この種のシステムバス方式
では、各ノードすなわち外部システムバスと電子回路基
板との接続点の状態や、各ノードに実装された電子回路
基板等を識別する機能が無かった。

【０００３】従来は、システムバスに接続される電子回
路基板のアドレスが、各々の電子回路基板毎に固定され
ていた。このアドレスを設定するには、 ａ．使用者が基板上のディップスイッチ等で個々に設定
する方法 ｂ．システム起動時に特殊なソフトウェアによって基板
上の不揮発性メモリにアドレスを書込む方法 等がある。これらいずれの方法においても、アドレスが
各電子回路基板について固定されている。したがって、
コンピュータシステムの構成を変えると、共有資源とな
る電子回路基板のアドレスが重複してしまうことがある
ため、コンピュータシステムの構成を変える毎に、共有
資源となる電子回路基板のアドレスを再設定する必要が
あった。

【０００４】

【発明が解決しようとする課題】従来のコンピュータシ
ステムにおいては、そのコンピュータシステムの構成が
どのようになっているかを認識する手段についての配慮
がないため、コンピュータシステムの構成要素である各
電子回路基板の有無を調べるには、 ｃ．対象の電子回路基板に対して一定のデータを書込み
可能であれば電子回路基板有りとし、一定のデータを書
込めなければ電子回路基板無しとする ｄ．対象の電子回路基板にアクセスし一定時間内に応答
があれば電子回路基板有りとし、一定時間内に応答がな
ければ電子回路基板無しとする等の方法が採られてき
た。

【０００５】しかし、ｃの方法では，書き込みの可否を
判断条件としているために、読出し専用の共有資源を認
識することができない。一方、ｄの方法では，実装され
ていない電子回路基板にアクセスする度にエラーが生
じ、システム構築上、望ましくない。特に、時間を管理
していないシステムにおいては、永久的なシステムダウ
ンを起すことになる。

【０００６】本発明の目的は、必要な時にはいつでもシ
ステムの構成を確認しシステムの状態を認識でき、共有
資源を重複しないように配置する手段を備えたコンピュ
ータシステムを提供することである。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するために、各ノードに配置され共有資源となるメモ
リ，Ｉ／Ｏポート等の複数の電子回路基板をシステムバ
スにより相互接続し構成したコンピュータシステムにお
いて、各ノードに設置されそのノード固有の識別情報を
有するノード情報設定手段と、各ノードに接続された電
子回路基板を介してそのノードの識別情報およびそのノ
ードの状態を検出する手段と、各ノードに接続された電
子回路基板の識別情報および状態情報を認識する手段と
を備えたコンピュータシステムを提案するものである。

【０００８】検出すべき前記各ノードの状態には、各ノ
ードの有効無効すなわちそのノードへの電子回路基板の
接続の有無，電子回路基板のハードウェア的動作状態，
電子回路基板のソフトウェア的動作状態（ウォッチドッ
グタイマ），電子回路基板のエラーの少なくともひとつ
が含まれる。

【０００９】各ノードに接続された電子回路基板の識別
情報および状態情報には、電子回路基板の識別番号およ
びバージョン番号，電子回路基板上で動作しているソフ
トウェアの識別番号およびバージョン番号，エラー発生
時のエラー情報の少なくともひとつが含まれる。

【００１０】

【作用】本発明においては、システムバス上の各ノード
の状態を検知するため、そのノードに実装される電子回
路基板に依存しないレジスタ（バスレジスタ）を各ノー
ドに配置する。これらのバスレジスタは、コンピュータ
システムにおける固定アドレスが与えられ、バスレジス
タのビットパターンが各ノードと１対１に対応してい
る。あるノードからバスレジスタの読込み要求がある
と、バス上の各電子回路基板はその要求に応じて応答し
なければならない。この方式により、各ノードの状態を
認識できる。

【００１１】各ノードに接続された電子回路基板の種類
等の識別には、バス上に割付けられたレジスタを各電子
回路基板毎に用意する。各電子回路基板毎の個別の情報
を設定するこのレジスタ(識別レジスタ)は、他のノード
からの参照が可能となる。

【００１２】バス上の共有資源を自動的に配置するため
に重複しない番号を各ノードに付ける。付けられた番号
は、各ノードに実装された電子回路基板により必要な時
にはいつでも使用できる。この番号をバス上のアドレス
のデコードに用いると、共有資源を互いに重複しないよ
うに自動配置することが可能となる。

【００１３】バスレジスタの内容を読み込み、データを
調べると、そのデータビットに対応した番号のノードの
状態がわかる。無効なノードについては、それ以後、ア
クセスしない。有効なノードについては、そのノードに
割付けられた識別レジスタを読み込み、より詳細な識別
情報を得ることが可能である。どのノードに共有資源が
割当てられているかは、ノード毎の識別情報により判断
できる。したがって、あるノードに実装されている共有
資源が必要な電子回路基板は、アクセス時に特定のノー
ド番号を指定すれば、そのノードに実装されている共有
資源をアクセス可能となる。

【００１４】

【実施例】次に、図１を参照して、本発明によるコンピ
ュータシステムにおける構成要素の認識手段の一実施例
を説明する。◆ まず、第ｍノードに接続された電子回路基板上のＣＰＵ
１が、バスレジスタをアクセスする場合を想定する。バ
スレジスタは、システムバス上で、例えば16進表示でＥ
０００００００からＥ００００１ＢＦまでに割付けられ
ているとする。ＣＰＵ１が、バスレジスタＥ０００００
００に読込み要求を出すと、ＣＰＵ１が出力したアドレ
スは、ローカルアドレスバス２とアドレスバッファ４と
を通り、システムアドレスバス６に出力される。また、
システムリード線すなわちシステム読み出し線１６が、
ローカルコントロールバス１９とバス制御回路２０とを
介して駆動される。バスレジスタ１２は、アドレスバッ
ファ８とコマンドバッファ９とを介して、システムアド
レスバス６とシステムリード線１６とを常時監視してい
る。

【００１５】システムアドレスバス６上にＥ０００００
００からＥ００００１ＢＦまでのアドレスが現われる
と、デコーダ１０の出力１０ａが有効となる。出力１０
ａが有効である状態でシステムリード線１６が駆動され
ると、アンドゲート２１の出力２１ａが有効となり、デ
コーダ１１の動作を有効とする。この時、デコーダ１１
は、アドレス２からアドレス４の値に応じて、８本の出
力のうちの１本を有効とする。ＣＰＵ１の要求がノード
有効無効すなわちそのノードへの電子回路基板の接続の
有無の検知であり、その時の出力アドレスがＥ００００
０００とすると、デコーダ１１の出力１１ａが有効とな
り、バスレジスタ１２ａは信号１３を出力する。

【００１６】バスレジスタ１２ａ〜１２ｈは、トライス
テート出力を持ち、出力はすべて電子回路基板上で接続
され、システムバス上でそのノード番号に対応するデー
タバス７に接続されている。例えば、第０ノードのバス
レジスタはＤ０に、第４ノードのバスレジスタはＤ４に
接続されている。したがってバスレジスタ１２ａの出力
がシステムデータバス７のそのノードの番号ｎに対応す
るＤｎに現われることになる。バスレジスタ１２の入力
はローレベル固定なので、出力もローレベルとなる。一
方、システムデータバス７は、バス上で抵抗１５を通し
ハイレベルに固定してあるため、電子回路基板を実装し
ていないノードのバスレジスタの値はハイレベルとな
る。

【００１７】バスレジスタ１２は、システムデータバス
７を駆動すると、一定時間後に、応答完了回路１４によ
り応答完了線１８を有効とする。ＣＰＵ１は、バス制御
回路２０とローカルコントロールバス１９とを通し、応
答完了を検知すると、システムデータバス７の信号をデ
ータバッファ５とローカルデータバス３とを介して取込
み、取込み動作を完了する。その後、取込んだデータの
値を調べ、各ノード毎の有効無効を判断する。

【００１８】バスレジスタの他のアドレスにその他のノ
ード情報を割付けると、同様の方法で、各種のノード情
報が得られる。また、バスレジスタをアクセスする電子
回路基板自身にバスレジスタが備えられているために、
必ず応答完了信号が駆動される。

【００１９】次に、第ｍノードにあるＣＰＵ１が第ｎノ
ードにある共有資源であるＲＡＭ２６を読込む動作を説
明する。ノード番号設定手段２７は、外部システムバス
上で、ノード毎に異なった固定値に設定されている。こ
こでは、図示の都合上、第ｎノードについてのみ、ノー
ド番号設定手段２７を示してあるが、第ｍノード等の他
のノードのマザーボード上にも、それぞれノード番号設
定手段２７を設定してある。したがって、電子回路基板
を一つのノードに実装すると、そのノード番号がその電
子回路基板の番号として確定することになる。このノー
ド番号の最大値＋１の値に基づいて、システムバス上の
共有領域が等分される。例えば、共有領域が８００００
０００からＢＦＦＦＦＦＦＦまでの１Ｇバイトある場合
に、ノード番号が４ビットであれば、ノード当たり６４
Ｍバイトが割付けられる。したがって、ｎ＝８の場合に
第８ノードは、Ａ０００００００からＡ３ＦＦＦＦＦＦ
のアドレスとなる。以下の説明は、このような条件のシ
ステムを例として行なう。

【００２０】ＣＰＵ１が第８ノードにある共有ＲＡＭ２
６のデータを読込むためにアドレス８０００００００を
出力すると、ローカルアドレスバス２とアドレスバッフ
ァ４とを介して、システムアドレスバス６上に対象アド
レスが現われる。第８ノード上にある比較器２２は、ア
ドレスバッファ８を介して、システムアドレスバス６上
の上位６ビットの値とノード番号設定手段２７に設定さ
れているノード番号に２ビットを付加した値とを常時比
較し監視している。比較器２２は一致したアドレスが現
れると、出力２２ａを有効とする。

【００２１】この時、ＣＰＵ１は、ローカルコントロー
ルバス１９とバス制御回路２０とを介して、システムリ
ード線１６を駆動しているので、オアゲート２４の出力
２４ａが有効となり、続いてアンドゲート２５の出力２
５ａが有効となる。出力２５ａが有効になると、デコー
ダ２３の出力の内の１本が有効になり、その出力が接続
されている共有ＲＡＭ２６が選択される。

【００２２】共有ＲＡＭ２６の出力コントロール端子に
は、コマンドバッファ９を介して、システムリード線１
６の信号が入力されているので、共有ＲＡＭ２６の出力
データは、バッファ２８，システムデータバス７，デー
タバッファ５を通り、ローカルデータバス３上に現われ
る。また、アンドゲート２５の出力２５ａが有効となっ
て一定時間後に、応答完了回路１４が応答完了線１８を
駆動する。ＣＰＵ１が、バス制御回路２０とローカルコ
ントロールバス１９とを介して、応答完了信号を検知す
ると、ローカルデータバス３上にある共有ＲＡＭ２６の
出力データを内部に取込む。以上で一連の動作が終了す
る。書込み動作の場合も同様の方式で書き込みがなされ
る。

【００２３】

【発明の効果】本発明によれば、システムの構成要素お
よび構成状態を自動判別し自動認識することが可能とな
る。また、構成要素の状態を実時間で認識できる。さら
に、共有資源のアドレスを電子回路基板ではなくノード
毎に持たせてあるので、重複割付けが絶対に生じない。
したがって、システムの構成要素の変更に当たって、作
業者が共有資源となる電子回路基板のアドレスをそのた
びに再設定したりする必要が無く、より柔軟なシステム
を迅速かつ確実に組むことが可能となる。

【図面の簡単な説明】

【図１】本発明による構成要素認識装置を備えたコンピ
ュータシステムの一実施例の構成を示すブロック図であ
る。

【符号の説明】

１ ＣＰＵ ２ ローカルアドレスバス ３ ローカルデータバス ４ アドレスバッファ ５ データバッファ ６ システムアドレスバス ７ データバス ８ アドレスバッファ ９ コマンドバッファ １０ アドレスデコーダ １１ デコーダ １２ バスレジスタ １３ 出力信号 １４ 応答完了回路 １５ 抵抗 １６ システムリード(読み出し)線 １７ システムライト(書き込み)線 １８ 応答完了線 １９ ローカルコントロールバス ２０ バス制御回路 ２１ ＡＮＤ回路 ２２ 比較回路 ２３ デコーダ ２４ ＯＲ回路 ２５ ＡＮＤ回路 ２６ 共有ＲＡＭ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各ノードに配置され共有資源となるメモ
   リ，Ｉ／Ｏポート等の複数の電子回路基板をシステムバ
   スにより相互接続し構成したコンピュータシステムにお
   いて、 前記各ノードに設置され当該ノード固有の識別情報を有
   するノード情報設定手段と、 各ノードに接続された電子回路基板を介して前記ノード
   固有の識別情報および当該ノードの状態を検出する手段
   と、 前記各ノードに接続された前記電子回路基板の識別情報
   および状態情報を認識する手段とを備えたことを特徴と
   するコンピュータシステム
2. 【請求項２】 請求項１に記載のコンピュータシステム
   において、 検出すべき前記各ノードの状態が、 前記各ノードの有効無効（当該ノードへの前記電子回路
   基板の接続の有無） 前記電子回路基板のハードウェア的動作状態 前記電子回路基板のソフトウェア的動作状態（ウォッチ
   ドッグタイマ） 前記電子回路基板のエラー の少なくともひとつであることを特徴とするコンピュー
   タシステム。
3. 【請求項３】 請求項１または２に記載のコンピュータ
   システムにおいて、 前記各ノードに接続された前記電子回路基板の前記識別
   情報および状態情報が、 前記電子回路基板の識別番
   号およびバージョン番号 前記電子回路基板上で動作しているソフトウェアの識別
   番号およびバージョン番号 エラー発生時のエラー情報 の少なくともひとつであることを特徴とするコンピュー
   タシステム。