JPH0652397U - インバータのオフゲート回路 - Google Patents

インバータのオフゲート回路

Info

Publication number
JPH0652397U
JPH0652397U JP8603292U JP8603292U JPH0652397U JP H0652397 U JPH0652397 U JP H0652397U JP 8603292 U JP8603292 U JP 8603292U JP 8603292 U JP8603292 U JP 8603292U JP H0652397 U JPH0652397 U JP H0652397U
Authority
JP
Japan
Prior art keywords
transistor
side transistor
circuit
signal
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8603292U
Other languages
English (en)
Inventor
正徳 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP8603292U priority Critical patent/JPH0652397U/ja
Publication of JPH0652397U publication Critical patent/JPH0652397U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 オフゲート回路のオフ側トランジスタのオフ
動作遅れをなくし、主シランジスタに設計通りのベース
電流を流す。 【構成】 インバータのトランジスタＴＲ3，ＴＲ4のゲ
ートを駆動するゲート駆動回路１のオン側トランジスタ
ＴＲ1からのオン信号回路とオフゲート回路２のオフ側
トランジスタＴＲ2のベース回路との間に、オン信号に
よりオフ側トランジスタＴＲ2をオフするとインタロッ
ク抵抗Ｒ4を接続し、オフ側トランジスタＴＲ2をオン信
号でオフ動作させ、インタロック抵抗Ｒ4のない場合に
生ずるオフ側トランジスタＴＲ2のオフ動作遅れによ
る、オン信号が立ち上がり時にオフ側トランジスタＴＲ
2に分流し、トランジスタＴＲ3，ＴＲ4のベース電流が
減小するのを防ぐ。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、大容量トランジスタインバータのオフゲート回路に関する。
【０００２】
【従来の技術】
従来大容量トランジスタインバータのオフゲート回路を図３に示す。同図にお いて、１はゲート駆動回路、２はこの回路１により制御されるオフゲート回路、 ＴＲ3はゲート駆動回路１のオン側トランジスタＴＲ1からのオン信号により駆動 される補助トランジスタ、ＴＲ4はこの補助トランジスタＴＲ3を介して駆動され るインバータのアームを構成する主トランジスタで、そのエミッタはコンデンサ Ｃ1とＣ2で分圧された制御電源ｐ，ｎの中性点０に接続されている。
【０００３】 オフゲート回路２は、コンデンサＣ2の端子電圧により充電されるコンデンサ Ｃ3と、このコンデンサＣ3を電源としゲート駆動回路１により制御され主トラン ジスタ，補助トランジスタに逆ベース電流を流してオフとするオフ側のｐｎｐト ランジスタＴＲ2の回路とから構成されている。
【０００４】 しかして、オン側トランジスタＴＲ1とオフ側トランジスタＴＲ2は交互にオン オフ動作を繰返しており、主トランジスタＴＲ4はオン側トランジスタＴＲ1のオ ン信号によりオンし、オフ側トランジスタＴＲ1のオンによりコンデンサＣ3を電 源として逆方向（矢印方向）のベース電流によりオフするようになっている。
【０００５】
【考案が解決しようとする課題】
上記従来のゲート駆動回路は、オン側トランジスタＴＲ1とオフ側トランジス タＴＲ2が交互にオン，オフ動作を繰返して主トランジスタＴＲ4のオン，オフを 制御しているが、オフ側トランジスタＴＲ2によるオフ動作が遅れオン側トラン ジスタＴＲ1がオンした時数μｓ両者がラップする状態が発生する。
【０００６】 このため、図４に示すように、オン側トランジスタＴＲ1がオンして主トラン ジスタＴＲ4に必要なベース電流ＩBを実線で示すように供給しようとするが、オ フ側トランジスタＴＲ2がオフしていないため、オン側のベース電流がオフ側ト ランジスタＴＲ2に分流し、主トランジスタＴＲ4のベース電流ＩBは点線で示す ようになり、必要なベース電流を主トランジスタＴＲ4に供給することができな い。
【０００７】 主トランジスタＴＲ4はベース電流ＩBが不足すると、コレクターエミッタ電圧 ＶCEが図４の点線で示すように、実線で示す正常動作時より高くなり、この時大 電流が流れると主トランジスタは熱破損に至る。
【０００８】 本考案は、従来のこのような問題点に鑑みてなされたものであり、その目的と するところは、オフゲート回路のオフ側トランジスタのオフ動作遅れをなくし、 主トランジスタに設計通りのベース電流を流しうるようにしたインバータのオフ ゲート回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本考案におけるインバータのオフゲート回路は、 インバータのトランジスタのゲートを駆動するオン信号回路とオフゲート回路 のオフ側トランジスタのベース回路との間に、オン信号によりオフ側トランジス タをオフとするインターロック用抵抗を接続してなるものである。
【００１０】
【作用】
オン信号が出力されると、このオン信号がインターロック用抵抗を介してオフ ゲート用トランジスタのベースに印加され、オフ側トランジスタは瞬時にオフと なる。このためインターロック用抵抗がない場合に生ずるオフ側トランジスタの オフ動作遅れとオン信号とのラップがなくなり、オン信号は立ち上がり時にオフ 側トランジスタに分流することなくインバータのトランジスタのベースに流れる 。
【００１１】
【実施例】
図１に実施例の回路を示す。なお同図において、従来図２に示したものと同一 構成部分に同一符号を付してその重複する説明を省略する。
【００１２】 図１について、本考案は、オフゲート回路２におけるオフ側トランジスタＴＲ 2 のベースと補助トランジスタＴＲ3のベース間に抵抗Ｒ4を接続したものである 。その他の回路構成は従来図２のものと変わりがない。
【００１３】 しかして、実施例によれば、ゲート駆動回路１のオン側トランジスタＴＲ1が オンすると同時にオフ側トランジスタＴＲ2はベース電位が立ち上りオフする。 これと同時に補助トランジスタＴＲ3，主シランジスタＴＲ4はベース電流が流れ てオンする。
【００１４】 このためオン側トランジスタＴＲ1のオン時に補助トランジスタＴＲ3，主シラ ンジスタＴＲ4に流れるベース電流がオフ側トランジスタＴＲ2に分流することが なくなる。このため、主シランジスタＴＲ4のベース電流ＩBは図２に示すように 急峻に立ち上り、ベース電流ＩBが不足することがない。
【００１５】 また、主シランジスタＴＲ4はオン時にベース電流不足がないので、ＶCE電圧 の異常電圧はなく、ＶCE電圧は図２に示すように立ち下がるので、この時主シラ ンジスタに大電流が流れても熱破損することはない。
【００１６】
【考案の効果】
本考案は上述のとおり構成されているので、次に記載する効果を奏する。
【００１７】 （１）オン側信号が立ち上がると同時にオフ側トランジスタがこのオン側信号に よりインタロックされオフとなるので、オン側信号の立ち上がりとオフ動作遅れ のラップがなくなり、主シランジスタに設計値通りのベース電流を流すことがで きる。
【００１８】 （２）主シランジスタはベース電流不足が生じないので、スイッチングロスで破 損することがなくなる。
【００１９】 （３）抵抗を追加するだけであるのでコスト的にも有利である。
【図面の簡単な説明】
【図１】本考案の実施例を示す回路図。
【図２】実施例における主シランジスタのオフ，オン時
のＩB及びＶCEの特性図。
【図３】従来例を示す回路図。
【図４】従来例における主シランジスタのオフ，オン時
のＩB及びＶCEの変化説明図。
【符号の説明】
１…ゲート駆動回路 ２…オフゲート回路 ＴＲ1…オン側トランジスタ ＴＲ2…オフ側トランジスタ ＴＲ3…補助トランジスタ ＴＲ4…主シランジスタ Ｒ4…インタロック用抵抗

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 インバータのトランジスタのゲートを駆
    動するオン信号回路とオフゲート回路のオフ側トランジ
    スタのベース回路との間に、オン信号によりオフ側トラ
    ンジスタをオフとするインターロック用抵抗を接続した
    ことを特徴としたインバータのオフゲート回路。
JP8603292U 1992-12-16 1992-12-16 インバータのオフゲート回路 Pending JPH0652397U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8603292U JPH0652397U (ja) 1992-12-16 1992-12-16 インバータのオフゲート回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8603292U JPH0652397U (ja) 1992-12-16 1992-12-16 インバータのオフゲート回路

Publications (1)

Publication Number Publication Date
JPH0652397U true JPH0652397U (ja) 1994-07-15

Family

ID=13875327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8603292U Pending JPH0652397U (ja) 1992-12-16 1992-12-16 インバータのオフゲート回路

Country Status (1)

Country Link
JP (1) JPH0652397U (ja)

Similar Documents

Publication Publication Date Title
JPS62227215A (ja) パワ−ｍｏｓｆｅｔの制御回路
US4590395A (en) FET-bipolar drive circuit
US4547686A (en) Hybrid power semiconductor switch
JPH0652397U (ja) インバータのオフゲート回路
US4324989A (en) Solid-state relay
US3030554A (en) Control for a plurality of load devices
JPS6223060Y2 (ja)
JPH0124822Y2 (ja)
JPH0218712Y2 (ja)
JP2506811Y2 (ja) ブリッジ型出力回路
JPH02273069A (ja) パワートランジスタのベース駆動回路
JPS604357Y2 (ja) 電源回路の開閉装置
JPH087831Y2 (ja) 過電流防止回路
JPH01183214A (ja) パワースイッチング素子のオフゲート回路
JPH0317471Y2 (ja)
JPS61296819A (ja) 複合形スイツチ素子回路
JPS5932234Y2 (ja) パワ−トランジスタ駆動回路
JPH0446524A (ja) 負荷駆動回路
JPH059035U (ja) 駆動回路
JPH0545078Y2 (ja)
JP2511865Y2 (ja) 電源回路
JPH0330881Y2 (ja)
JPS5829534B2 (ja) フカクドウソウチ
JPH01268326A (ja) 電磁雑音の発生を低下させる電力制御回路
JPH07101998B2 (ja) モ−タ駆動回路