JPH0652768B2 - モ−ルドｉｃ - Google Patents
モ−ルドｉｃInfo
- Publication number
- JPH0652768B2 JPH0652768B2 JP62054604A JP5460487A JPH0652768B2 JP H0652768 B2 JPH0652768 B2 JP H0652768B2 JP 62054604 A JP62054604 A JP 62054604A JP 5460487 A JP5460487 A JP 5460487A JP H0652768 B2 JPH0652768 B2 JP H0652768B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mold
- chip
- island portion
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモールドＩＣに関する。
従来、この種のモールドＩＣはモールド樹脂内部には１
つのリードフレームしか封入されていなかった。
つのリードフレームしか封入されていなかった。
上述した従来のモールドＩＣは一般に１つのリードフレ
ーム上に１つのチップを搭載している。従ってモールド
ＩＣをプリント板に実装した時の実装面積はモールドＩ
Ｃの個数が多くなると実装面積も増える傾向がある。
ーム上に１つのチップを搭載している。従ってモールド
ＩＣをプリント板に実装した時の実装面積はモールドＩ
Ｃの個数が多くなると実装面積も増える傾向がある。
本発明によれば、モールド樹脂で封入されたモールドＩ
Ｃにおいて、第１の側面および第１の側面に対向する第
２の側面のモールド樹脂から外部に取り出される複数の
リードを有する第１のリードフレームと、第１のリード
フレームと離間し一部が対面して配置され、第１の側面
と直交する第３の側面および第３の側面に対向する第４
の側面のモールド樹脂から外部に取り出される複数のリ
ードを有する第２のリードフレームと、第１のリードフ
レームの第１のアイランド部の第２のリードフレーム側
の表面にマウントされた第１のチップと、第２のリード
フレームの第２のアイランド部の第１のリードフレーム
側の表面にマウントされた第２のチップとを持ち、第１
のアイランド部の電位が電源またはグランドと同じ電位
であり、第２のアイランド部の電位が電源またはグラン
ドと同じ電位であるモールドＩＣを得る。
Ｃにおいて、第１の側面および第１の側面に対向する第
２の側面のモールド樹脂から外部に取り出される複数の
リードを有する第１のリードフレームと、第１のリード
フレームと離間し一部が対面して配置され、第１の側面
と直交する第３の側面および第３の側面に対向する第４
の側面のモールド樹脂から外部に取り出される複数のリ
ードを有する第２のリードフレームと、第１のリードフ
レームの第１のアイランド部の第２のリードフレーム側
の表面にマウントされた第１のチップと、第２のリード
フレームの第２のアイランド部の第１のリードフレーム
側の表面にマウントされた第２のチップとを持ち、第１
のアイランド部の電位が電源またはグランドと同じ電位
であり、第２のアイランド部の電位が電源またはグラン
ドと同じ電位であるモールドＩＣを得る。
次に、本発明について図面を参照して説明する。
第１図は本発明の実施例の断面図である。
リードフレーム１にはチップ１がマウントされており、
チップ１の各パッドとリードフレーム１の各ステップ間
はボンデングワイヤで接続されている。一方リードフレ
ーム２にはチップ２がマウントされており、チップ２の
各パッドとリードフレーム２の各ステップ間はボンデン
グワイヤで接続されている。
チップ１の各パッドとリードフレーム１の各ステップ間
はボンデングワイヤで接続されている。一方リードフレ
ーム２にはチップ２がマウントされており、チップ２の
各パッドとリードフレーム２の各ステップ間はボンデン
グワイヤで接続されている。
これらリードフレーム１とリードフレーム２とは、互い
に離間して一部が対面して配置されている。ここでリー
ドフレーム１とリードフレーム２をモールド樹脂で封入
して、モールド樹脂から外部に取り出されるリードの方
向が互いに直角になる配置を固定し、１つのモールドＩ
Ｃにしている。
に離間して一部が対面して配置されている。ここでリー
ドフレーム１とリードフレーム２をモールド樹脂で封入
して、モールド樹脂から外部に取り出されるリードの方
向が互いに直角になる配置を固定し、１つのモールドＩ
Ｃにしている。
第２図は本発明の実施例の側面図である。モールド樹脂
から外部に取り出されるリードフレーム１のリードは、
モールドＩＣの対向する両側面から取り出されている。
モールド樹脂から外部に取り出されるリードフレーム２
のリードは、リードフレーム１のリードが取り出された
両側面と直交する別のモールドＩＣの両側面から取り出
されている。このようにモールド樹脂から外部に取り出
されるリードの位置に違いが生じることがわかる。
から外部に取り出されるリードフレーム１のリードは、
モールドＩＣの対向する両側面から取り出されている。
モールド樹脂から外部に取り出されるリードフレーム２
のリードは、リードフレーム１のリードが取り出された
両側面と直交する別のモールドＩＣの両側面から取り出
されている。このようにモールド樹脂から外部に取り出
されるリードの位置に違いが生じることがわかる。
また第１図によりチップ１、チップ２ともにモールドＩ
Ｃの表面および裏面とはリードフレーム１およびリード
フレーム２のアイランド部の金属片で囲まれるために、
モールドＩＣの表面および裏面から浸入してチップ表面
にまで及ぶ水分は減るのでその分は耐湿性が向上する。
Ｃの表面および裏面とはリードフレーム１およびリード
フレーム２のアイランド部の金属片で囲まれるために、
モールドＩＣの表面および裏面から浸入してチップ表面
にまで及ぶ水分は減るのでその分は耐湿性が向上する。
またリードフレームのアイランド部は電源又はグランド
と同電位に出来る。そのときにはチップ１、チップ２と
もに２つのリードフレームのアイランド部により磁気シ
ールドされる効果がある。
と同電位に出来る。そのときにはチップ１、チップ２と
もに２つのリードフレームのアイランド部により磁気シ
ールドされる効果がある。
またリードフレームが別れていることによりチップ１と
チップ２のサブストレートの電位が異なる場合にでも導
電性のペーストでチップをリードフレーム上にマウント
出来きる効果がある。
チップ２のサブストレートの電位が異なる場合にでも導
電性のペーストでチップをリードフレーム上にマウント
出来きる効果がある。
またモールドＩＣの実装面積については、同一のモール
ドＩＣ内に２つのチップを封入していることにより、従
来のモールドＩＣに比べると半分近くまで実装面積を減
らせられる。
ドＩＣ内に２つのチップを封入していることにより、従
来のモールドＩＣに比べると半分近くまで実装面積を減
らせられる。
以上説明したように本発明は、内部にチップがマウント
された複数のリードフレームを持つことにより、モール
ドＩＣの実装面積を従来の１つのリードフレームを持つ
モールドＩＣに比べて、半分以下に減らせる効果があ
る。
された複数のリードフレームを持つことにより、モール
ドＩＣの実装面積を従来の１つのリードフレームを持つ
モールドＩＣに比べて、半分以下に減らせる効果があ
る。
また本発明は、多数のリードを有するリードフレームの
場合でもリードの取り出しに支障がでないように、リー
ドの配置を直交する４つの側面に分散している。これに
よりリードフレーム同士のリードの取り出し面での干渉
が無くなり、取り出し面の幅を最小にできるので、パッ
ケージサイズを最小にできる効果がある。
場合でもリードの取り出しに支障がでないように、リー
ドの配置を直交する４つの側面に分散している。これに
よりリードフレーム同士のリードの取り出し面での干渉
が無くなり、取り出し面の幅を最小にできるので、パッ
ケージサイズを最小にできる効果がある。
さらに本発明は、チップの搭載位置を、各チップが各リ
ードフレームのアイランド部の金属片に上下に囲まれて
いる位置にし、かつアイランド部の電位を電源やグラン
ドと同じ電位にすることにより、モールドＩＣの表面お
よび裏面から水分が侵入しても金属片に阻まれて、チッ
プに及ぶのを減らすことができ耐水性が向上すると共
に、両チップを磁気シールドでき、チップの誤動作を防
止できる効果がある。
ードフレームのアイランド部の金属片に上下に囲まれて
いる位置にし、かつアイランド部の電位を電源やグラン
ドと同じ電位にすることにより、モールドＩＣの表面お
よび裏面から水分が侵入しても金属片に阻まれて、チッ
プに及ぶのを減らすことができ耐水性が向上すると共
に、両チップを磁気シールドでき、チップの誤動作を防
止できる効果がある。
第１図は本発明の実施例の断面図、 第２図は本発明の実施例の側面図である。
Claims (1)
- 【請求項１】モールド樹脂で封入されたモールドＩＣに
おいて、第１の側面および該第１の側面に対向する第２
の側面のモールド樹脂から外部に取り出される複数のリ
ードを有する第１のリードフレームと、該第１のリード
フレームと離間し一部が対面して配置され、前記第１の
側面と直交する第３の側面および該第３の側面に対向す
る第４の側面のモールド樹脂から外部に取り出される複
数のリードを有する第２のリードフレームと、前記第１
のリードフレームの第１のアイランド部の前記第２のリ
ードフレーム側の表面にマウントされた第１のチップ
と、前記第２のリードフレームの第２のアイランド部の
前記第１のリードフレーム側の表面にマウントされた第
２のチップとを持ち、前記第１のアイランド部の電位が
電源またはグランドと同じ電位であり、前記第２のアイ
ランド部の電位が電源またはグランドと同じ電位である
ことを特徴とするモールドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62054604A JPH0652768B2 (ja) | 1987-03-09 | 1987-03-09 | モ−ルドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62054604A JPH0652768B2 (ja) | 1987-03-09 | 1987-03-09 | モ−ルドｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63220559A JPS63220559A (ja) | 1988-09-13 |
| JPH0652768B2 true JPH0652768B2 (ja) | 1994-07-06 |
Family
ID=12975338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62054604A Expired - Lifetime JPH0652768B2 (ja) | 1987-03-09 | 1987-03-09 | モ−ルドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652768B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179263A (ja) * | 1990-11-14 | 1992-06-25 | Hitachi Ltd | 樹脂封止型半導体装置とその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6169162A (ja) * | 1984-09-12 | 1986-04-09 | Toshiba Corp | 半導体装置 |
-
1987
- 1987-03-09 JP JP62054604A patent/JPH0652768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63220559A (ja) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| US5428247A (en) | Down-bonded lead-on-chip type semiconductor device | |
| JPH05136323A (ja) | 集積回路装置 | |
| US5349235A (en) | High density vertically mounted semiconductor package | |
| JPH0652768B2 (ja) | モ−ルドｉｃ | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JPH0783035B2 (ja) | 半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPH0556860B2 (ja) | ||
| JPS62158352A (ja) | 樹脂封止半導体装置 | |
| JPH04267549A (ja) | 樹脂封止型半導体装置 | |
| JPH01138739A (ja) | 集積回路パッケージ | |
| JP3688440B2 (ja) | 半導体装置 | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPH01128452A (ja) | 半導体装置 | |
| KR100280393B1 (ko) | 반도체 패키지 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH04340264A (ja) | 表面実装型半導体装置 | |
| KR0137068B1 (ko) | 리드 프레임 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPS6127181Y2 (ja) | ||
| KR100342811B1 (ko) | 복수개의칩이내장된에어리어어레이범프드반도체패키지 | |
| US20070045792A1 (en) | Semiconductor device and semiconductor package | |
| JPH04277661A (ja) | 樹脂封止型半導体装置 | |
| JPH0329354A (ja) | 半導体装置 |