JPH0652804B2 - メモリ機能を有するフオトカプラ - Google Patents
メモリ機能を有するフオトカプラInfo
- Publication number
- JPH0652804B2 JPH0652804B2 JP4337284A JP4337284A JPH0652804B2 JP H0652804 B2 JPH0652804 B2 JP H0652804B2 JP 4337284 A JP4337284 A JP 4337284A JP 4337284 A JP4337284 A JP 4337284A JP H0652804 B2 JPH0652804 B2 JP H0652804B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- phototransistor
- light
- photodiode
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/26—Circuits with optical sensing means, i.e. using opto-couplers for isolation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、たとえば入出力回路の絶縁を要求される箇所
に使用されるメモリ機能を有するフォトカプラに関す
る。
に使用されるメモリ機能を有するフォトカプラに関す
る。
［発明の技術的背景］ 従来、光結合によりメモリ回路を構成する場合、第１図
に示す回路方式が用いられていた。この回路方式は、既
存の２個のフォトカプラＰ１，Ｐ２および５個の外付抵
抗Ｒ１〜Ｒ５を図示のように接続することにより、双安
定マルチバイブレータ（フリップフロップ回路）を構成
し、メモリ機能を持たせる方式である。
に示す回路方式が用いられていた。この回路方式は、既
存の２個のフォトカプラＰ１，Ｐ２および５個の外付抵
抗Ｒ１〜Ｒ５を図示のように接続することにより、双安
定マルチバイブレータ（フリップフロップ回路）を構成
し、メモリ機能を持たせる方式である。
［背景技術の問題点］ しかしながら、上述した従来の回路方式では次のような
問題があった。すなわち、メモリ機能を有しない個別の
フォトカプラを用いるため、外付素子を多数用いて回路
構成しなければならない。また、回路構成のための所要
面積を広く必要とする。また、部品点数に比例してメモ
リ機能当りの価格が高価となる。さらに、外付素子が多
くなることに伴い信頼性が阻害される。
問題があった。すなわち、メモリ機能を有しない個別の
フォトカプラを用いるため、外付素子を多数用いて回路
構成しなければならない。また、回路構成のための所要
面積を広く必要とする。また、部品点数に比例してメモ
リ機能当りの価格が高価となる。さらに、外付素子が多
くなることに伴い信頼性が阻害される。
［発明の目的］ 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、部品点数の削減および低価格化が図れ、
信頼性も著しく向上するメモリ機能を有するフォトカプ
ラを提供することにある。
するところは、部品点数の削減および低価格化が図れ、
信頼性も著しく向上するメモリ機能を有するフォトカプ
ラを提供することにある。
［発明の概要］ 本発明は、上記目的を達成するために、メモリ回路機能
を単一のフォトカプラに持たせるように構成したもので
ある。
を単一のフォトカプラに持たせるように構成したもので
ある。
［発明の実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。
る。
第２図において、破線で囲んだ部分は本発明に係るフォ
トカプラを示し、外付けされた抵抗Ｒ１，Ｒ２は実使用
に際しての電流制限用抵抗である。本フォトカプラは、
セット信号の入力により発光動作する第１発光素子とし
ての発光ダイオードＬＤ１、リセット信号の入力により
発光動作する第２発光素子としての発光ダイオードＬＤ
２、これら発光ダイオードＬＤ１，ＬＤ２とそれぞれ光
学的に結合され、それらからの光信号によりオン動作す
る第１、第２受光素子としてのフォトトランジスタＰＴ
１，ＰＴ２、上記フォトトランジスタＰＴ１と光学的に
結合され、そのフォトトランジスタＰＴ１のコレクタに
直列接続された第３発光素子としての発光ダイオードＬ
Ｄ３から構成されている。そして、上記フォトトランジ
スタＰＴ２がオンするとフォトトランジスタＰＴ１がオ
フ動作するように回路接続されている。なお、図中のＰ
Ｄ１はフォトトランジスタＰＴ１のフォトダイオード
を、ＰＤ２はフォトトランジスタＰＴ２のフォトダイオ
ードをそれぞれ示す。
トカプラを示し、外付けされた抵抗Ｒ１，Ｒ２は実使用
に際しての電流制限用抵抗である。本フォトカプラは、
セット信号の入力により発光動作する第１発光素子とし
ての発光ダイオードＬＤ１、リセット信号の入力により
発光動作する第２発光素子としての発光ダイオードＬＤ
２、これら発光ダイオードＬＤ１，ＬＤ２とそれぞれ光
学的に結合され、それらからの光信号によりオン動作す
る第１、第２受光素子としてのフォトトランジスタＰＴ
１，ＰＴ２、上記フォトトランジスタＰＴ１と光学的に
結合され、そのフォトトランジスタＰＴ１のコレクタに
直列接続された第３発光素子としての発光ダイオードＬ
Ｄ３から構成されている。そして、上記フォトトランジ
スタＰＴ２がオンするとフォトトランジスタＰＴ１がオ
フ動作するように回路接続されている。なお、図中のＰ
Ｄ１はフォトトランジスタＰＴ１のフォトダイオード
を、ＰＤ２はフォトトランジスタＰＴ２のフォトダイオ
ードをそれぞれ示す。
次に、このような構成において動作を説明する。今、セ
ット信号が発光ダイオードＬＤ１に印加されると、発光
ダイオードＬＤ１は発光動作し、その光信号は光結合に
よりフォトダイオードＰＤ１に導かれ、フォトダイオー
ドＰＤ１はオン動作し、よってフォトトランジスタＰＴ
１はオン動作する。これにより、フォトトランジスタＰ
Ｔ１のコレクタ・エミッタ間は低インピーダンス特性を
示し、この結果、フォトトランジスタＰＴ１のコレクタ
に直列接続されている発光ダイオードＬＤ３は通電され
て発光動作する。発光ダイオードＬＤ３からの光信号は
光結合によりフォトダイオードＰＤ１に導かれ、これに
よりフォトトランジスタＰＴ１のオン動作が保持され
る。この状態は、セット信号がオフとなった後も持続
し、リセット信号が入力されるまで継続する。これがセ
ットメモリの状態であり、出力信号は低レベル状態を維
持する。
ット信号が発光ダイオードＬＤ１に印加されると、発光
ダイオードＬＤ１は発光動作し、その光信号は光結合に
よりフォトダイオードＰＤ１に導かれ、フォトダイオー
ドＰＤ１はオン動作し、よってフォトトランジスタＰＴ
１はオン動作する。これにより、フォトトランジスタＰ
Ｔ１のコレクタ・エミッタ間は低インピーダンス特性を
示し、この結果、フォトトランジスタＰＴ１のコレクタ
に直列接続されている発光ダイオードＬＤ３は通電され
て発光動作する。発光ダイオードＬＤ３からの光信号は
光結合によりフォトダイオードＰＤ１に導かれ、これに
よりフォトトランジスタＰＴ１のオン動作が保持され
る。この状態は、セット信号がオフとなった後も持続
し、リセット信号が入力されるまで継続する。これがセ
ットメモリの状態であり、出力信号は低レベル状態を維
持する。
しかして、このセットメモリ状態はリセット信号を発光
ダイオードＬＤ２に印加することによりクリアされる。
すなわち、発光ダイオードＬＤ２からの光信号は光結合
によりフォトダイオードＰＤ２に導かれ、フォトダイオ
ードＰＤ２はオン動作し、よってフォトトランジスタＰ
Ｔ２はオン動作する。このとき、フォトトランジスタＰ
Ｔ２のコレクタ・エミッタ間飽和電圧がフォトトランジ
スタＰＴ１のベース・エミッタ間電圧よりも低いことに
より、フォトトランジスタＰＴ１のベースバイアス電流
をしゃ断させ、フォトトランジスタＰＴ１をオフ動作さ
せる。これに伴い発光ダイオードＬＤ３もオフとなって
発光を停止し、フォトトランジスタＰＴ１は完全にオフ
する。これがリセットメモリの状態で、出力信号は高レ
ベルとなり、再度セット信号が印加されるまで持続す
る。
ダイオードＬＤ２に印加することによりクリアされる。
すなわち、発光ダイオードＬＤ２からの光信号は光結合
によりフォトダイオードＰＤ２に導かれ、フォトダイオ
ードＰＤ２はオン動作し、よってフォトトランジスタＰ
Ｔ２はオン動作する。このとき、フォトトランジスタＰ
Ｔ２のコレクタ・エミッタ間飽和電圧がフォトトランジ
スタＰＴ１のベース・エミッタ間電圧よりも低いことに
より、フォトトランジスタＰＴ１のベースバイアス電流
をしゃ断させ、フォトトランジスタＰＴ１をオフ動作さ
せる。これに伴い発光ダイオードＬＤ３もオフとなって
発光を停止し、フォトトランジスタＰＴ１は完全にオフ
する。これがリセットメモリの状態で、出力信号は高レ
ベルとなり、再度セット信号が印加されるまで持続す
る。
以上説明したような構成であれば、単一の素子でメモリ
機能を持たせることができるので、外付素子数の削減が
図れるとともに、従来のように回路構成のための所要面
積を広く必要としない。また、外付素子数の削減に伴い
信頼性も著しく向上し、かつメモリ機能当りの低価格化
が図れる。
機能を持たせることができるので、外付素子数の削減が
図れるとともに、従来のように回路構成のための所要面
積を広く必要としない。また、外付素子数の削減に伴い
信頼性も著しく向上し、かつメモリ機能当りの低価格化
が図れる。
［発明の効果］ 以上詳述したように本発明によれば、部品点数の削減お
よび低価格化が図れ、信頼性も著しく向上するメモリ機
能を有するフォトカプラを提供できる。
よび低価格化が図れ、信頼性も著しく向上するメモリ機
能を有するフォトカプラを提供できる。
第１図は従来の光結合によるメモリ回路を示す構成図、
第２図は本発明の一実施例を示す構成図である。 ＬＤ１……発光ダイオード（第１発光素子）、 ＬＤ２……発光ダイオード（第２発光素子）、 ＬＤ３……発光ダイオード（第３発光素子）、 ＰＴ１……フォトトランジスタ（第１受光素子）、 ＰＴ２……フォトトランジスタ（第２受光素子）。
第２図は本発明の一実施例を示す構成図である。 ＬＤ１……発光ダイオード（第１発光素子）、 ＬＤ２……発光ダイオード（第２発光素子）、 ＬＤ３……発光ダイオード（第３発光素子）、 ＰＴ１……フォトトランジスタ（第１受光素子）、 ＰＴ２……フォトトランジスタ（第２受光素子）。
Claims (2)
- 【請求項１】セット信号の入力により発光動作する第１
発光素子と、 リセット信号の入力により発光動作する第２発光素子
と、 カソードが第１電源端子に接続される第１フォトダイオ
ード、及び、ベースが前記第１フォトダイオードのアノ
ードに接続され、コレクタが出力端子に接続され、エミ
ッタが第２電源端子に接続される第１フォトトランジス
タとから構成され、前記第１発光素子からの光信号によ
りオン動作する第１受光素子と、 前記第１電源端子と前記第１フォトトランジスタのコレ
クタとの間に接続され、前記第１受光素子がオン動作す
ると発光動作し、前記第１受光素子に光信号を供給して
前記第１受光素子のオン動作を保持する第３発光素子
と、 カソードが前記第１電源端子に接続される第２フォトダ
イオード、及び、ベースが前記第２フォトダイオードの
アノードに接続され、コレクタが前記第１フォトトラン
ジスタのベースに接続され、エミッタが前記第２電源端
子に接続される第２フォトトランジスタとから構成さ
れ、前記第２発光素子からの光信号によりオン動作して
前記第１受光素子をオフ動作させる第２受光素子と を具備したことを特徴とするメモリ機能を有するフォト
カプラ。 - 【請求項２】前記第１、第２、第３発光素子はそれぞれ
発光ダイオードである特許請求の範囲第１項記載のメモ
リ機能を有するフォトカプラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337284A JPH0652804B2 (ja) | 1984-03-07 | 1984-03-07 | メモリ機能を有するフオトカプラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4337284A JPH0652804B2 (ja) | 1984-03-07 | 1984-03-07 | メモリ機能を有するフオトカプラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187067A JPS60187067A (ja) | 1985-09-24 |
| JPH0652804B2 true JPH0652804B2 (ja) | 1994-07-06 |
Family
ID=12662009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4337284A Expired - Lifetime JPH0652804B2 (ja) | 1984-03-07 | 1984-03-07 | メモリ機能を有するフオトカプラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652804B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52133764A (en) * | 1976-04-30 | 1977-11-09 | Shimadzu Corp | Photo coupled multivibrator |
-
1984
- 1984-03-07 JP JP4337284A patent/JPH0652804B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60187067A (ja) | 1985-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0652804B2 (ja) | メモリ機能を有するフオトカプラ | |
| JPS58219823A (ja) | フオトラツチ回路 | |
| JPH0856012A (ja) | フォトカプラおよびこれを用いた回線接続検出回路 | |
| KR880003783Y1 (ko) | 링 신호 전달용 계전기 구동회로 | |
| JPS5821182Y2 (ja) | フオトカプラ− | |
| JPS604051U (ja) | 増幅器切替回路 | |
| JPH0329514A (ja) | フォトインターラプタ回路 | |
| JPS59118082U (ja) | 表示装置 | |
| JPS58158542U (ja) | 送信表示回路 | |
| JPS6112254U (ja) | 光結合装置 | |
| JPS6116617U (ja) | 安定化電源用集積回路 | |
| JPH07101841B2 (ja) | 入力駆動回路 | |
| JPH02280008A (ja) | 光センサ回路 | |
| JPH0290837A (ja) | 伝送回路 | |
| JPS62171221U (ja) | ||
| JPS59187241U (ja) | トランジスタ出力回路 | |
| JPS60121816A (ja) | 外部接点検出回路 | |
| JPS58166146U (ja) | フオトカプラによるパルス伝送回路 | |
| JPS60122855U (ja) | 減光式煙監視装置 | |
| JPH05122042A (ja) | パルス信号伝達装置 | |
| JPH0633225U (ja) | 信号入力装置 | |
| JPH03201573A (ja) | 光カップラおよびその光カップラを組み込む装置 | |
| JPS6110041U (ja) | シヨ−ト保護付負荷駆動回路 | |
| JPS61121047U (ja) | ||
| JPS593651U (ja) | デジタルデ−タ伝送装置 |