JPH0653160A - セルフアラインコンタクト形成法 - Google Patents
セルフアラインコンタクト形成法Info
- Publication number
- JPH0653160A JPH0653160A JP20513192A JP20513192A JPH0653160A JP H0653160 A JPH0653160 A JP H0653160A JP 20513192 A JP20513192 A JP 20513192A JP 20513192 A JP20513192 A JP 20513192A JP H0653160 A JPH0653160 A JP H0653160A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- self
- silicon oxide
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000011800 void material Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 平坦な表面上でのセルフアラインコンタクト
を形成する。 【構成】 ゲート電極3とキャップシリコン酸化膜4と
同一幅の積層構造の対を基板1上に形成し、コンタクト
形成領域となる前記積層構造の段差部上に、オーバーハ
ング形状で成長するシリコン酸化膜5を全面に堆積し、
コンタクト領域上にボイド8を形成した後、コンタクト
のリソグラフィー,エッチングを行い、セルフアライン
コンタクト開口部7を開口する。
を形成する。 【構成】 ゲート電極3とキャップシリコン酸化膜4と
同一幅の積層構造の対を基板1上に形成し、コンタクト
形成領域となる前記積層構造の段差部上に、オーバーハ
ング形状で成長するシリコン酸化膜5を全面に堆積し、
コンタクト領域上にボイド8を形成した後、コンタクト
のリソグラフィー,エッチングを行い、セルフアライン
コンタクト開口部7を開口する。
Description
【0001】
【産業上の利用分野】本発明は、コンタクトの形成法に
関し、特にある程度の目合わせずれを許容するセルフア
ラインコンタクト構造の形成方法に関する。
関し、特にある程度の目合わせずれを許容するセルフア
ラインコンタクト構造の形成方法に関する。
【0002】
【従来の技術】セルフアラインコンタクト形成技術とし
て、例えばゲート電極間にコンタクトをセルフアライン
で開口する場合に、図2に示すようなゲート電極の段差
を積極的に利用してコンタクトを開口する方法が従来よ
りよく用いられる。
て、例えばゲート電極間にコンタクトをセルフアライン
で開口する場合に、図2に示すようなゲート電極の段差
を積極的に利用してコンタクトを開口する方法が従来よ
りよく用いられる。
【0003】つまり、図2(a)に示すように、シリコ
ン基板21上には、シリコン酸化膜22で区画された領
域を有し、このシリコン基板21上に形成したゲート電
極23とキャップシリコン酸化膜24との積層構造をシ
リコン酸化膜25で覆った後、コンタクトのリソグラフ
ィーを行い、図2(b)のように、フォトレジスト26
に開口28を形成する。この際、フォトレジスト26の
開口28の寸法は、実際のコンタクト寸法より大きくて
も、また、多少の目合わせずれがあっても良い。その
後、図2(c)に示すごとく、シリコン酸化膜25のエ
ッチバックを行い、フォトレジストを剥離してゲート電
極23,23間にセルフアラインでコンタクト開口部2
7を形成する。
ン基板21上には、シリコン酸化膜22で区画された領
域を有し、このシリコン基板21上に形成したゲート電
極23とキャップシリコン酸化膜24との積層構造をシ
リコン酸化膜25で覆った後、コンタクトのリソグラフ
ィーを行い、図2(b)のように、フォトレジスト26
に開口28を形成する。この際、フォトレジスト26の
開口28の寸法は、実際のコンタクト寸法より大きくて
も、また、多少の目合わせずれがあっても良い。その
後、図2(c)に示すごとく、シリコン酸化膜25のエ
ッチバックを行い、フォトレジストを剥離してゲート電
極23,23間にセルフアラインでコンタクト開口部2
7を形成する。
【0004】
【発明が解決しようとする課題】ところが、上述した従
来のセルフアラインコンタクト形成技術では以下に述べ
るような問題点がある。すなわち、上述のセルフアライ
ンコンタクト形成技術は、ゲート電極等の段差を利用し
てセルフアラインコンタクトを形成するものである。し
たがって、段差は、コンタクト形成のために必ず必要で
あるが、段差が大きいために後工程のエッチング,露光
等でエッチング残り,レジスト寸法のバラツキ等の問題
を発生する。
来のセルフアラインコンタクト形成技術では以下に述べ
るような問題点がある。すなわち、上述のセルフアライ
ンコンタクト形成技術は、ゲート電極等の段差を利用し
てセルフアラインコンタクトを形成するものである。し
たがって、段差は、コンタクト形成のために必ず必要で
あるが、段差が大きいために後工程のエッチング,露光
等でエッチング残り,レジスト寸法のバラツキ等の問題
を発生する。
【0005】本発明の目的は、このような従来の問題点
を解決し、後工程に大きな段差を残さないセルフアライ
ンコンタクトの形成法を提供することにある。
を解決し、後工程に大きな段差を残さないセルフアライ
ンコンタクトの形成法を提供することにある。
【0006】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るセルフアラインコンタクト形成法にお
いては、配線の形成工程と、絶縁被覆膜成長工程と、コ
ンタクト開口工程とを有し、配線に隣接したコンタクト
領域へコンタクトを形成するセルフアラインコンタクト
形成法であって、配線形成工程は、基板上に配線材料膜
と第1の絶縁膜とを順次成膜し、次いで余分の第1の絶
縁膜及び配線材料膜を除去し、第1の絶縁膜と配線との
積層構造の対を同一の幅でコンタクト形成領域に隣接し
て形成する工程であり、絶縁被覆工程は、前記第1の絶
縁膜と配線との積層構造により生ずる段差部上にオーバ
ハングさせて第2の絶縁膜を成長する工程であり、コン
タクト開口工程は、コンタクト領域の前記第2の絶縁膜
をエッチング除去し、オーバハングの下方に形成された
ボイドに通ずるコンタクト開口を形成する工程である。
め、本発明に係るセルフアラインコンタクト形成法にお
いては、配線の形成工程と、絶縁被覆膜成長工程と、コ
ンタクト開口工程とを有し、配線に隣接したコンタクト
領域へコンタクトを形成するセルフアラインコンタクト
形成法であって、配線形成工程は、基板上に配線材料膜
と第1の絶縁膜とを順次成膜し、次いで余分の第1の絶
縁膜及び配線材料膜を除去し、第1の絶縁膜と配線との
積層構造の対を同一の幅でコンタクト形成領域に隣接し
て形成する工程であり、絶縁被覆工程は、前記第1の絶
縁膜と配線との積層構造により生ずる段差部上にオーバ
ハングさせて第2の絶縁膜を成長する工程であり、コン
タクト開口工程は、コンタクト領域の前記第2の絶縁膜
をエッチング除去し、オーバハングの下方に形成された
ボイドに通ずるコンタクト開口を形成する工程である。
【0007】
【作用】本発明のセルフアラインコンタクトの形成法に
おいては、段差を利用してコンタクトを形成せず、シリ
コン酸化膜を成長する際に故意にコンタクト形成領域に
ボイドを形成し、このボイドを利用してセルフアライン
コンタクトを形成するものであり、したがって、コンタ
クトの開口の際、段差は不要である。
おいては、段差を利用してコンタクトを形成せず、シリ
コン酸化膜を成長する際に故意にコンタクト形成領域に
ボイドを形成し、このボイドを利用してセルフアライン
コンタクトを形成するものであり、したがって、コンタ
クトの開口の際、段差は不要である。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。図1は、本発明の一実施例を工程順に示した図であ
る。同図において、1はシリコン基板、2はシリコン酸
化膜、3はゲート電極,4はキャップシリコン酸化膜、
5はシリコン酸化膜,6はフォトレジスト、7はコンタ
クト開口部、をそれぞれ示す。
る。図1は、本発明の一実施例を工程順に示した図であ
る。同図において、1はシリコン基板、2はシリコン酸
化膜、3はゲート電極,4はキャップシリコン酸化膜、
5はシリコン酸化膜,6はフォトレジスト、7はコンタ
クト開口部、をそれぞれ示す。
【0009】まず、図1(a)において、シリコンの選
択酸化によりシリコン基板1にシリコン酸化膜2を形成
し、ゲート酸化の工程後、基板全面にポリシリコン膜,
シリコン酸化膜をCVD法によりこの順に堆積する。そ
の後、ゲート電極の形成工程によりシリコン酸化膜,ポ
リシリコン膜のエッチングを行い、シリコン基板1上
に、ゲート電極3と、その上に同一の幅で形成されたキ
ャップシリコン酸化膜4の積層構造を得る。
択酸化によりシリコン基板1にシリコン酸化膜2を形成
し、ゲート酸化の工程後、基板全面にポリシリコン膜,
シリコン酸化膜をCVD法によりこの順に堆積する。そ
の後、ゲート電極の形成工程によりシリコン酸化膜,ポ
リシリコン膜のエッチングを行い、シリコン基板1上
に、ゲート電極3と、その上に同一の幅で形成されたキ
ャップシリコン酸化膜4の積層構造を得る。
【0010】次にイオン注入等により拡散層を形成した
後、プラズマCVD法により図1(b)のようにシリコ
ン酸化膜5を全面に堆積する。プラズマCVD法により
膜堆積を行うと、両ゲート電極3,3間の段差部上に張
り出したオーバーハング形状となり、ゲート電極3,3
間は、酸化膜5によって完全には埋まらず、ボイド8が
発生する。
後、プラズマCVD法により図1(b)のようにシリコ
ン酸化膜5を全面に堆積する。プラズマCVD法により
膜堆積を行うと、両ゲート電極3,3間の段差部上に張
り出したオーバーハング形状となり、ゲート電極3,3
間は、酸化膜5によって完全には埋まらず、ボイド8が
発生する。
【0011】次にコンタクトのフォトリソグラフィー工
程により、図1(c)のようにコンタクト形成領域のフ
ォトレジスト6の一部に開口9を形成する。次にコンタ
クト形成領域上のシリコン酸化膜5をエッチングするこ
とにより、コンタクト開口部7を形成する(図1
(d))。
程により、図1(c)のようにコンタクト形成領域のフ
ォトレジスト6の一部に開口9を形成する。次にコンタ
クト形成領域上のシリコン酸化膜5をエッチングするこ
とにより、コンタクト開口部7を形成する(図1
(d))。
【0012】このエッチングの際、コンタクト形成領域
には、ボイド8が存在するので、エッチングすべき膜厚
は、コンタクト深さより薄く、したがって、コンタクト
露光時に目合わせずれを生じてもゲート−コンタクト間
の絶縁が保たれ、コンタクトは、セルフアラインで開口
する。
には、ボイド8が存在するので、エッチングすべき膜厚
は、コンタクト深さより薄く、したがって、コンタクト
露光時に目合わせずれを生じてもゲート−コンタクト間
の絶縁が保たれ、コンタクトは、セルフアラインで開口
する。
【0013】
【発明の効果】以上説明したように本発明によれば、平
坦な表面上でセルフアラインコンタクトを形成でき、ま
た、開口後も大きな段差が残らない。したがって、後工
程の露光,エッチングなどで発生する問題を減少するこ
とができ、したがって、製造の歩留りが向上する等の効
果がある。
坦な表面上でセルフアラインコンタクトを形成でき、ま
た、開口後も大きな段差が残らない。したがって、後工
程の露光,エッチングなどで発生する問題を減少するこ
とができ、したがって、製造の歩留りが向上する等の効
果がある。
【図1】(a)〜(d)は、本発明の一実施例で用いた
工程手順を示した図である。
工程手順を示した図である。
【図2】(a)〜(c)は、従来のセルフアラインコン
タクト形成法の工程手順を示した図である。
タクト形成法の工程手順を示した図である。
1 シリコン基板 2 シリコン酸化膜 3 ゲート電極 4 キャップシリコン酸化膜 5 シリコン酸化膜 6 フォトレジスト 7 コンタクト開口部 8 ボイド 9 フォトレジストの開口
Claims (1)
- 【請求項1】 配線の形成工程と、絶縁被覆膜成長工程
と、コンタクト開口工程とを有し、配線に隣接したコン
タクト領域へコンタクトを形成するセルフアラインコン
タクト形成法であって、 配線形成工程は、基板上に配線材料膜と第1の絶縁膜と
を順次成膜し、次いで余分の第1の絶縁膜及び配線材料
膜を除去し、第1の絶縁膜と配線との積層構造の対を同
一の幅でコンタクト形成領域に隣接して形成する工程で
あり、 絶縁被覆工程は、前記第1の絶縁膜と配線との積層構造
により生ずる段差部上にオーバハングさせて第2の絶縁
膜を成長する工程であり、 コンタクト開口工程は、コンタクト領域の前記第2の絶
縁膜をエッチング除去し、オーバハングの下方に形成さ
れたボイドに通ずるコンタクト開口を形成する工程であ
ることを特徴とするセルフアラインコンタクト形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20513192A JPH0653160A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20513192A JPH0653160A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653160A true JPH0653160A (ja) | 1994-02-25 |
Family
ID=16501951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20513192A Pending JPH0653160A (ja) | 1992-07-31 | 1992-07-31 | セルフアラインコンタクト形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653160A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358122B1 (ko) * | 2000-12-14 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 자기정렬 콘택홀 형성방법 |
| KR100379507B1 (ko) * | 2000-07-20 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20030087744A (ko) * | 2002-05-09 | 2003-11-15 | 삼성전자주식회사 | 집적 회로의 콘택홀 형성방법 |
| US6703314B2 (en) * | 2001-12-14 | 2004-03-09 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
-
1992
- 1992-07-31 JP JP20513192A patent/JPH0653160A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379507B1 (ko) * | 2000-07-20 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100358122B1 (ko) * | 2000-12-14 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 자기정렬 콘택홀 형성방법 |
| US6703314B2 (en) * | 2001-12-14 | 2004-03-09 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| KR100492898B1 (ko) * | 2001-12-14 | 2005-06-03 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR20030087744A (ko) * | 2002-05-09 | 2003-11-15 | 삼성전자주식회사 | 집적 회로의 콘택홀 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPS63293946A (ja) | 半導体装置の製造方法 | |
| JPH0629406A (ja) | コンタクト構造及びそのコンタクト形成方法 | |
| KR20010037866A (ko) | 반도체 소자의 이중 게이트 절연막 형성방법 | |
| KR100587595B1 (ko) | 반도체소자의 제조방법 | |
| JPH0653161A (ja) | セルフアラインコンタクト構造およびその製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100321759B1 (ko) | 반도체소자제조방법 | |
| KR100698086B1 (ko) | 반도체소자의 제조방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| JPH06140516A (ja) | コンタクト形成方法 | |
| JP3175307B2 (ja) | 半導体装置の製造方法 | |
| JP2725616B2 (ja) | 半導体装置の製造方法 | |
| JPH05343515A (ja) | 半導体装置及びその製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| KR19990085433A (ko) | 반도체소자 제조방법 | |
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0358531B2 (ja) | ||
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH1154610A (ja) | 半導体集積回路及びその製造方法 |