JPH0653628A - 表面実装素子を取り付けた回路基板 - Google Patents
表面実装素子を取り付けた回路基板Info
- Publication number
- JPH0653628A JPH0653628A JP4282051A JP28205192A JPH0653628A JP H0653628 A JPH0653628 A JP H0653628A JP 4282051 A JP4282051 A JP 4282051A JP 28205192 A JP28205192 A JP 28205192A JP H0653628 A JPH0653628 A JP H0653628A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- surface mount
- sop
- mount element
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 表面実装素子の実装密度の高い回路基板を得
る。 【構成】 表面実装素子を回路基板に形成した凹部に設
けるるとともに、凹部に設けられた表面実装素子の上部
に少なくとも１個の表面実装素子が設けられており、表
面実装素子の接続用リードが、回路基板の配線部もしく
は他の表面実装素子の接続用リードとが接続されて多層
に表面実装素子を配置し、凹部の間の平坦な基板面にも
表面実装素子を取り付けた回路基板。 【効果】 面積が限定された回路基板において、メモリ
等の実装密度を高めることができる。
る。 【構成】 表面実装素子を回路基板に形成した凹部に設
けるるとともに、凹部に設けられた表面実装素子の上部
に少なくとも１個の表面実装素子が設けられており、表
面実装素子の接続用リードが、回路基板の配線部もしく
は他の表面実装素子の接続用リードとが接続されて多層
に表面実装素子を配置し、凹部の間の平坦な基板面にも
表面実装素子を取り付けた回路基板。 【効果】 面積が限定された回路基板において、メモリ
等の実装密度を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は印刷回路基板等の回路基
板に半導体集積回路装置の封止体の一種であるＳＯＰ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、Ｊ
ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅ
ｄ Ｐａｃｋａｇｅ）等の表面実装素子を取り付けた回
路基板に関し、とくに特に表面実装素子を回路基板に積
層状に実装することにより、与えられた回路基板面積を
最大限に活用して実装密度及びメモリーなどの表面実装
素子の取り付け個数を増加させ得る表面実装素子を取り
付けた回路基板に関する。
板に半導体集積回路装置の封止体の一種であるＳＯＰ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、Ｊ
ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅ
ｄ Ｐａｃｋａｇｅ）等の表面実装素子を取り付けた回
路基板に関し、とくに特に表面実装素子を回路基板に積
層状に実装することにより、与えられた回路基板面積を
最大限に活用して実装密度及びメモリーなどの表面実装
素子の取り付け個数を増加させ得る表面実装素子を取り
付けた回路基板に関する。
【０００２】
【従来の技術】印刷基板等の回路基板に、半導体装置等
を実装する方法には、回路基板に形成したスルーホール
（ｔｈｒｏｕｇｈ ｈｏｌｅ）に半導体装置の接続用リ
ードを差し込む方法ピン挿入型と、表面実装素子を回路
基板に形成した配線部の面上に接続用リードを接合する
表面実装型の二つがある。ピン挿入型に適した半導体装
置等のパッケージには、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎ
ｅ Ｐａｃｋａｇｅ）、ＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌ
ｉｎｅ Ｐａｃｋａｇｅ）等がある。一方、表面実装型
に使用するパッケージには、ＳＯＰ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＯＰのガールウィン
グ型の接続用リードをＪ型としたＳＯＪ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）
さらにそれらを小型化したＴＳＯＰ（Ｔｈｉｎ ＳＯ
Ｐ）等がある。
を実装する方法には、回路基板に形成したスルーホール
（ｔｈｒｏｕｇｈ ｈｏｌｅ）に半導体装置の接続用リ
ードを差し込む方法ピン挿入型と、表面実装素子を回路
基板に形成した配線部の面上に接続用リードを接合する
表面実装型の二つがある。ピン挿入型に適した半導体装
置等のパッケージには、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎ
ｅ Ｐａｃｋａｇｅ）、ＺＩＰ（Ｚｉｇｚａｇ Ｉｎｌ
ｉｎｅ Ｐａｃｋａｇｅ）等がある。一方、表面実装型
に使用するパッケージには、ＳＯＰ（Ｓｍａｌｌ Ｏｕ
ｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＳＯＰのガールウィン
グ型の接続用リードをＪ型としたＳＯＪ（Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）
さらにそれらを小型化したＴＳＯＰ（Ｔｈｉｎ ＳＯ
Ｐ）等がある。
【０００３】表面実装型の従来の回路基板の実装構造を
図３（Ａ）および（Ｂ）に示す。
図３（Ａ）および（Ｂ）に示す。
【０００４】図３（Ａ）は、回路基板１上のＳＯＰ（Ｓ
ｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）２を、ガ
ールウィング型の接続用リード２ａを基板面に向けて載
置し接続用リードの端部２ｂを回路基板のはんだ面３に
おいて接続している。図３（Ｂ）は、接続用リードをＪ
型としたＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌ
ｅａｄｅｄ Ｐａｃｋａｇｅ）の取り付けを説明したも
のである。回路基板１１上にＳＯＪ１２を載置して、Ｊ
型接続用リード１２ａの肩部１２ｂにおいて回路基板の
配線のはんだ面１３と接続している。
ｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）２を、ガ
ールウィング型の接続用リード２ａを基板面に向けて載
置し接続用リードの端部２ｂを回路基板のはんだ面３に
おいて接続している。図３（Ｂ）は、接続用リードをＪ
型としたＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌ
ｅａｄｅｄ Ｐａｃｋａｇｅ）の取り付けを説明したも
のである。回路基板１１上にＳＯＪ１２を載置して、Ｊ
型接続用リード１２ａの肩部１２ｂにおいて回路基板の
配線のはんだ面１３と接続している。
【０００５】これらの回路基板にガールウィング形ＳＯ
ＰやＪ字形ＳＯＰの実装は以下のようにして行う。ま
ず、電気的配線を形成した回路基板に、各々のＳＯＰ、
Ｊ字形ＳＯＰの接続用リードの形態に適合するようには
んだパターンを形成し、はんだパターン部にＳＯＰ又は
Ｊ字形ＳＯＰの接続用リードの端部もしくは肩部を接触
せしめた状態で、当接した部位をＶＰＳ（ベイパーフェ
ーズソルダリング）などの高温蒸気による加熱、あるい
は赤外線照射による加熱よる方法等ではんだ付けする。
ＶＰＳによる方法では２１５℃程度の温度を有する蒸気
によってはんだ付けを行っており、赤外線照射では２６
０℃程度の温度ではんだ付けを行っている。
ＰやＪ字形ＳＯＰの実装は以下のようにして行う。ま
ず、電気的配線を形成した回路基板に、各々のＳＯＰ、
Ｊ字形ＳＯＰの接続用リードの形態に適合するようには
んだパターンを形成し、はんだパターン部にＳＯＰ又は
Ｊ字形ＳＯＰの接続用リードの端部もしくは肩部を接触
せしめた状態で、当接した部位をＶＰＳ（ベイパーフェ
ーズソルダリング）などの高温蒸気による加熱、あるい
は赤外線照射による加熱よる方法等ではんだ付けする。
ＶＰＳによる方法では２１５℃程度の温度を有する蒸気
によってはんだ付けを行っており、赤外線照射では２６
０℃程度の温度ではんだ付けを行っている。
【０００６】
【発明が解決しようとする課題】ＳＯＰ等の表面実装素
子は、単純な平面構造を有する回路基板上に実装される
ので、回路基板上の実装面積によって制限される。例え
ば、表面実装素子がメモリである場合には、メモリ取り
付け個数を一定の限度以内に制限して実装するしかなか
ったのである。
子は、単純な平面構造を有する回路基板上に実装される
ので、回路基板上の実装面積によって制限される。例え
ば、表面実装素子がメモリである場合には、メモリ取り
付け個数を一定の限度以内に制限して実装するしかなか
ったのである。
【０００７】本発明はこのような従来の問題点に鑑みて
なされたものであり、本発明の目的は、回路基板の構造
を変更させて表面実装素子の実装密度及びメモリ取り付
け個数を増加させ得る表面実装素子を取り付けた回路基
板を提供することにある。
なされたものであり、本発明の目的は、回路基板の構造
を変更させて表面実装素子の実装密度及びメモリ取り付
け個数を増加させ得る表面実装素子を取り付けた回路基
板を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、表面実装素子
を取り付けた回路基板において、表面実装素子が、回路
基板に形成した凹部に設けられているとともに、凹部に
設けられた表面実装素子の上部に少なくとも１個の表面
実装素子が設けられており、表面実装素子の接続用リー
ドが回路基板の配線部もしくは他の表面実装素子の接続
用リードとが接続されていることを特徴とする表面実装
素子を取り付けた回路基板であり、ＳＯＰ等の表面実装
素子を回路基板に形成した凹部に配置するとともに、凹
部に配置した表面実装素子上にさらに表面実装素子を二
層以上に配置するものであり、また回路基板の凹部の間
の回路基板の平坦面にも、表面実装素子を取り付けるて
凹部に設けた表面実装素子の接続用リードと回路基板の
配線部とを同一箇所において接続するものである。
を取り付けた回路基板において、表面実装素子が、回路
基板に形成した凹部に設けられているとともに、凹部に
設けられた表面実装素子の上部に少なくとも１個の表面
実装素子が設けられており、表面実装素子の接続用リー
ドが回路基板の配線部もしくは他の表面実装素子の接続
用リードとが接続されていることを特徴とする表面実装
素子を取り付けた回路基板であり、ＳＯＰ等の表面実装
素子を回路基板に形成した凹部に配置するとともに、凹
部に配置した表面実装素子上にさらに表面実装素子を二
層以上に配置するものであり、また回路基板の凹部の間
の回路基板の平坦面にも、表面実装素子を取り付けるて
凹部に設けた表面実装素子の接続用リードと回路基板の
配線部とを同一箇所において接続するものである。
【０００９】
【作用】本発明の表面実装素子を取り付けた回路基板
は、回路基板面に形成した凹部に表面実装素子を配置
し、さらに表面実装素子上に他の素子を配置したので、
回路基板上に二層以上の表面実装素子の配置を可能と
し、さらに表面実装素子を配置する凹部の間の平坦部に
配置した表面実装素子の接続用リードと凹部に配置した
表面実装素子の接続用リードとを同一の箇所において接
続するようにしたので、表面実装素子の実装密度を高め
ることができる。
は、回路基板面に形成した凹部に表面実装素子を配置
し、さらに表面実装素子上に他の素子を配置したので、
回路基板上に二層以上の表面実装素子の配置を可能と
し、さらに表面実装素子を配置する凹部の間の平坦部に
配置した表面実装素子の接続用リードと凹部に配置した
表面実装素子の接続用リードとを同一の箇所において接
続するようにしたので、表面実装素子の実装密度を高め
ることができる。
【００１０】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図１は、ガールウィング型ＳＯＰを例に
挙げて表面実装素子の実装方法を説明する図である。図
１（Ａ）のように、回路基板１に凹部５を形成し、接続
用リード４ａを上面に向けてガールウィング型ＳＯＰ４
を凹部５に配置し、接続用リード４ａの端部４ｂを回路
基板１の接続部５ａに形成したはんだ面６に当接してＶ
ＰＳ、赤外線加熱等の方法によってはんだ接合を行う。
細に説明する。図１は、ガールウィング型ＳＯＰを例に
挙げて表面実装素子の実装方法を説明する図である。図
１（Ａ）のように、回路基板１に凹部５を形成し、接続
用リード４ａを上面に向けてガールウィング型ＳＯＰ４
を凹部５に配置し、接続用リード４ａの端部４ｂを回路
基板１の接続部５ａに形成したはんだ面６に当接してＶ
ＰＳ、赤外線加熱等の方法によってはんだ接合を行う。
【００１１】次いで、図１（Ｂ）に示すように、下部の
ＳＯＰ４の上に、接続用リードを下側にしたＳＯＰ２を
配置し、上部のＳＯＰの接続用リード２ａの端部２ｂを
下部のＳＯＰ４の接続用リード４ａの端部４ｂとをはん
だによって接合する。さらに、隣接する凹部の間の基板
面にＳＯＰ７を配置して同様に接続用リード７ａの端部
７ｂを、凹部のＳＯＰの接続用リードの端部と回路基板
の配線部とをはんだによって接合する。以上のような方
法によって、数多くの表面実装素子を実装することがで
きる。
ＳＯＰ４の上に、接続用リードを下側にしたＳＯＰ２を
配置し、上部のＳＯＰの接続用リード２ａの端部２ｂを
下部のＳＯＰ４の接続用リード４ａの端部４ｂとをはん
だによって接合する。さらに、隣接する凹部の間の基板
面にＳＯＰ７を配置して同様に接続用リード７ａの端部
７ｂを、凹部のＳＯＰの接続用リードの端部と回路基板
の配線部とをはんだによって接合する。以上のような方
法によって、数多くの表面実装素子を実装することがで
きる。
【００１２】また、図２はＪ字型のリードを有するＪ字
型ＳＯＰを例に挙げて表面実装素子の取り付け方法を説
明する図である。図２（Ａ）のように、凹部１５にＪ字
型ＳＯＰ１４を接続リードを上面にして配置し、接続用
リード１４ａの肩部１４ｂと凹部の壁面接続部１５ａも
しくは基板面から凹部へと延長した接続部のはんだ面１
６とをはんだによって接合する。次いで、図２（Ｂ）に
示すように、接続用リードを下面に向けたＪ字型ＳＯＰ
を、下層の上向きの接続用リード上に載置してはんだ接
合する。そして、凹部の間の平坦な基板面にも接続用リ
ードを下向きとしたＪ字型ＳＯＰ１７を配置して接続用
リード１７ａの肩部１７ｂを凹部に設けたＪ字型ＳＯＰ
と回路基板との接合部へはんだ接合する。
型ＳＯＰを例に挙げて表面実装素子の取り付け方法を説
明する図である。図２（Ａ）のように、凹部１５にＪ字
型ＳＯＰ１４を接続リードを上面にして配置し、接続用
リード１４ａの肩部１４ｂと凹部の壁面接続部１５ａも
しくは基板面から凹部へと延長した接続部のはんだ面１
６とをはんだによって接合する。次いで、図２（Ｂ）に
示すように、接続用リードを下面に向けたＪ字型ＳＯＰ
を、下層の上向きの接続用リード上に載置してはんだ接
合する。そして、凹部の間の平坦な基板面にも接続用リ
ードを下向きとしたＪ字型ＳＯＰ１７を配置して接続用
リード１７ａの肩部１７ｂを凹部に設けたＪ字型ＳＯＰ
と回路基板との接合部へはんだ接合する。
【００１３】
【発明の効果】このように本発明の表面実装素子を取り
付けた回路基板によれば、回路基板上に形成した凹部へ
表面実装素子を取り付け、凹部の表面実装素子の上部に
はさらに表面実装素子を積層し、凹部の間の回路基板面
にも表面実装素子を取り付けることができるので、実装
密度を極めて大きくすることが可能となり、表面実装素
子としてメモリを取り付ける場合には、メモリの取り付
け個数を増加することが可能となる。
付けた回路基板によれば、回路基板上に形成した凹部へ
表面実装素子を取り付け、凹部の表面実装素子の上部に
はさらに表面実装素子を積層し、凹部の間の回路基板面
にも表面実装素子を取り付けることができるので、実装
密度を極めて大きくすることが可能となり、表面実装素
子としてメモリを取り付ける場合には、メモリの取り付
け個数を増加することが可能となる。
【図１】本発明の１実施例を説明する図である。
【図２】本発明の他の実施例を説明する図である。
【図３】従来の表面実装素子の実装方法を説明する図で
ある。
ある。
１…回路基板、２…ＳＯＰ、２ａ…接続用リード、２ｂ
…端部、３…はんだ面４…ＳＯＰ、４ａ…接続用リー
ド、４ｂ…端部、５…凹部、６…はんだ面、７…ＳＯ
Ｐ、７ａ…接続用リード、７ｂ…端部、１１…回路基
板、１２…Ｊ字型ＳＯＰ、１２ａ…接続用リード、１２
ｂ…端部、１４…Ｊ字型ＳＯＰ、１４ａ…接続用リー
ド、１４ｂ…肩部、１５…凹部、１５ａ…壁面接続部、
１６ｂ…端部、１６…はんだ面、１７…Ｊ字型ＳＯＰ、
１７ａ…接続用リード、１７ｂ…肩部
…端部、３…はんだ面４…ＳＯＰ、４ａ…接続用リー
ド、４ｂ…端部、５…凹部、６…はんだ面、７…ＳＯ
Ｐ、７ａ…接続用リード、７ｂ…端部、１１…回路基
板、１２…Ｊ字型ＳＯＰ、１２ａ…接続用リード、１２
ｂ…端部、１４…Ｊ字型ＳＯＰ、１４ａ…接続用リー
ド、１４ｂ…肩部、１５…凹部、１５ａ…壁面接続部、
１６ｂ…端部、１６…はんだ面、１７…Ｊ字型ＳＯＰ、
１７ａ…接続用リード、１７ｂ…肩部
Claims (5)
- 【請求項１】 表面実装素子を取り付けた回路基板にお
いて、表面実装素子が、回路基板に形成した凹部に設け
られているとともに、凹部に設けられた表面実装素子の
上部に少なくとも１個の表面実装素子が設けられてお
り、表面実装素子の接続用リードが、回路基板の配線部
もしくは他の表面実装素子の接続用リードとが接続され
ていることを特徴とする表面実装素子を取り付けた回路
基板。 - 【請求項２】 回路基板に設けた凹部は表面実装素子の
厚さと同等もしくは裏面への貫通孔であることを特徴と
する請求項１記載の表面実装素子を取り付けた回路基
板。 - 【請求項３】 表面実装素子が、ガールウィング形ＳＯ
Ｐであり、下部の表面実装素子の接続用リードが回路基
板の配線部と接続されており、下部のガールウィング形
ＳＯＰの接続用リードと上部のガールウィング形ＳＯＰ
の接続用リードの接続部が一致していることを特徴とす
る請求項１記載の表面実装素子を取り付けた回路基板。 - 【請求項４】 回路基板の凹部の間の回路基板の平坦面
にも、表面実装素子を取り付けるとともに、凹部に設け
た表面実装素子の接続用リードと回路基板の配線部とを
同一箇所において接続することを特徴とする請求項１記
載の表面実装素子を取り付けた回路基板。 - 【請求項５】 回路基板の凹部に設けた表面実装素子
が、Ｊ字形ＳＯＰであり、接続用リードが上側を向くと
ともに、回路基板の凹部の壁面に形成した配線部と接続
されており、該接続用リードには上部のＪ字形ＳＯＰの
接続用リードが接続されていることを特徴とする請求項
１記載の表面実装素子を取り付けた回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-24398 | 1991-12-26 | ||
| KR1019910024398A KR930015991A (ko) | 1991-12-26 | 1991-12-26 | 표면 실장형 SOP(small Out-line Package)의 PCB 실장구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653628A true JPH0653628A (ja) | 1994-02-25 |
Family
ID=19326034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282051A Pending JPH0653628A (ja) | 1991-12-26 | 1992-10-20 | 表面実装素子を取り付けた回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0653628A (ja) |
| KR (1) | KR930015991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593695B1 (ko) * | 2005-12-08 | 2006-06-30 | (주)에이텍엔지니어링 건축사사무소 | 건축물 비탈면 안정 구조물 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542671B1 (ko) * | 2000-07-27 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373694A (ja) * | 1986-09-17 | 1988-04-04 | 三菱電機株式会社 | 電子回路基板 |
| JPH01278089A (ja) * | 1988-04-28 | 1989-11-08 | Mitsubishi Electric Corp | 電子回路装置 |
| JPH0352498A (ja) * | 1989-07-20 | 1991-03-06 | Matsushita Electric Ind Co Ltd | スピーカユニット |
-
1991
- 1991-12-26 KR KR1019910024398A patent/KR930015991A/ko not_active Abandoned
-
1992
- 1992-10-20 JP JP4282051A patent/JPH0653628A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373694A (ja) * | 1986-09-17 | 1988-04-04 | 三菱電機株式会社 | 電子回路基板 |
| JPH01278089A (ja) * | 1988-04-28 | 1989-11-08 | Mitsubishi Electric Corp | 電子回路装置 |
| JPH0352498A (ja) * | 1989-07-20 | 1991-03-06 | Matsushita Electric Ind Co Ltd | スピーカユニット |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593695B1 (ko) * | 2005-12-08 | 2006-06-30 | (주)에이텍엔지니어링 건축사사무소 | 건축물 비탈면 안정 구조물 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015991A (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262895B1 (en) | Stackable chip package with flex carrier | |
| US6028352A (en) | IC stack utilizing secondary leadframes | |
| US5177326A (en) | Lead wire array for a leadless chip carrier | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| US6512293B1 (en) | Mechanically interlocking ball grid array packages and method of making | |
| JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 | |
| JPH0220861Y2 (ja) | ||
| JPH06177501A (ja) | メモリモジュール | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS635248Y2 (ja) | ||
| JPH0714980A (ja) | 半導体パッケージの積層モジュール | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPH0231794Y2 (ja) | ||
| JPS638142Y2 (ja) | ||
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH0710969U (ja) | プリント基板 | |
| JP2000133920A (ja) | プリント配線板及び印刷ユニット構造 | |
| KR20010038949A (ko) | 적층형 패키지 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH0373996B2 (ja) | ||
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 |