JPH0653945A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH0653945A JPH0653945A JP4204615A JP20461592A JPH0653945A JP H0653945 A JPH0653945 A JP H0653945A JP 4204615 A JP4204615 A JP 4204615A JP 20461592 A JP20461592 A JP 20461592A JP H0653945 A JPH0653945 A JP H0653945A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock signal
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000010792 warming Methods 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】系のクロック周波数が同一であるＡ系装置のク
ロック信号とＢ系装置のクロック信号との位相差を検出
し、この位相差によりＢ系装置のクロック信号とその反
転クロック信号の何れかを選択してＡ系装置からのデー
タを複雑な手段を用いることなく、簡易で小規模な回路
構成で読み取るこなく取り込む。 【構成】Ａ系クロック信号ｂとＢ系クロック信号ｃとの
排他的論利和をとる排他的論利和回路４と、その出力の
交流成分を除去して直流信号ｅを出力する低域ろ波回路
５と、入力レベルに対してヒステリシスをもつ比較器６
と、切替信号ｆにてＢ系クロックの反転信号ｇかＢ系ク
ロック信号ｃの何れかを選択する切替器と、選択された
Ｂ系クロックｈにてＡ系データａを取り込むレジスタ８
とを有する。
ロック信号とＢ系装置のクロック信号との位相差を検出
し、この位相差によりＢ系装置のクロック信号とその反
転クロック信号の何れかを選択してＡ系装置からのデー
タを複雑な手段を用いることなく、簡易で小規模な回路
構成で読み取るこなく取り込む。 【構成】Ａ系クロック信号ｂとＢ系クロック信号ｃとの
排他的論利和をとる排他的論利和回路４と、その出力の
交流成分を除去して直流信号ｅを出力する低域ろ波回路
５と、入力レベルに対してヒステリシスをもつ比較器６
と、切替信号ｆにてＢ系クロックの反転信号ｇかＢ系ク
ロック信号ｃの何れかを選択する切替器と、選択された
Ｂ系クロックｈにてＡ系データａを取り込むレジスタ８
とを有する。
Description
【０００１】
【産業上の利用分野】本発明はデジタル接続のインタフ
ェーを有するデータ転送回路に関し、特に系のクロック
周波数が同一な装置間のデータを受け渡すデータ転送回
路に関する。
ェーを有するデータ転送回路に関し、特に系のクロック
周波数が同一な装置間のデータを受け渡すデータ転送回
路に関する。
【０００２】
【従来の技術】従来のデータ転送回路は、Ａ系とＢ系の
クロック位相が定まらないため、メモリ等を使用して読
み出し、書き込みが可能な回路を構成してデータの転送
を行っていた。このメモリの制御として、読み出し、書
き込みカウンタ、さらに非同期に読み出し、書き込みを
行う制御回路およびメモリアンダーフロー、オーバーフ
ロー制御回路とから構成されている。
クロック位相が定まらないため、メモリ等を使用して読
み出し、書き込みが可能な回路を構成してデータの転送
を行っていた。このメモリの制御として、読み出し、書
き込みカウンタ、さらに非同期に読み出し、書き込みを
行う制御回路およびメモリアンダーフロー、オーバーフ
ロー制御回路とから構成されている。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
転送回路は、構成が複雑で、ハード規模が大きく消費電
力が多くなるという欠点があった。
転送回路は、構成が複雑で、ハード規模が大きく消費電
力が多くなるという欠点があった。
【０００４】
【課題を解決するための手段】本発明のデータ転送回路
は、系のクロックが周波数同期しているＡ系装置からＢ
系装置へ前記Ａ系装置のＡ系クロック信号の立ち上がり
点とデータの変化点とが一致する時間関係で、前記デー
タを受け渡すデータ転送回路において、前記Ａ系クロッ
ク信号とＢ系装置のＢ系クロック信号との排他的論理和
を取る排他的論理和回路と、前記排他的論理和回路の出
力の交流成分を除去する低域ろ波回路と、前記低域ろ波
回路の出力信号の入力レベルに対してヒステリシスをも
たせて切替信号を出力する比較器と、前記切替信号がＬ
レベルのとき前記Ｂ系クロック信号が反転されたクロッ
ク信号を選択し、前記切替信号がＨレベルのとき、前記
Ｂ系クロック信号を選択して出力する切替回路と、前記
切替回路の出力の立ち上がり点にて前記Ａ系回路からの
データを取り込むレジスタとを有する。
は、系のクロックが周波数同期しているＡ系装置からＢ
系装置へ前記Ａ系装置のＡ系クロック信号の立ち上がり
点とデータの変化点とが一致する時間関係で、前記デー
タを受け渡すデータ転送回路において、前記Ａ系クロッ
ク信号とＢ系装置のＢ系クロック信号との排他的論理和
を取る排他的論理和回路と、前記排他的論理和回路の出
力の交流成分を除去する低域ろ波回路と、前記低域ろ波
回路の出力信号の入力レベルに対してヒステリシスをも
たせて切替信号を出力する比較器と、前記切替信号がＬ
レベルのとき前記Ｂ系クロック信号が反転されたクロッ
ク信号を選択し、前記切替信号がＨレベルのとき、前記
Ｂ系クロック信号を選択して出力する切替回路と、前記
切替回路の出力の立ち上がり点にて前記Ａ系回路からの
データを取り込むレジスタとを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２、図３
及び図４は本実施例の動作説明のための波形図である。
る。図１は本発明の一実施例のブロック図、図２、図３
及び図４は本実施例の動作説明のための波形図である。
【０００６】本実施例において、入力端子１にＡ系デー
タａを入力し、入力端子２にＡ系データａの変化点と立
上がり位相が一致するＡ系クロック信号ｂを入力する。
Ａ系クロック信号ｂと、入力端子３から入力するＡ系ク
ロック信号ｂと同一周波数のＢ系クロック信号ｃの出力
を排他的論理和回路４にて排他的論理和をとり、低域ろ
波回路５へ入力する。ここでＡ系クロック信号ｂ．Ｂク
ロック信号Ｃとしては、１つの発振器の出力から別々に
同一分周比で分周して得られる信号の一例として上げら
れる。
タａを入力し、入力端子２にＡ系データａの変化点と立
上がり位相が一致するＡ系クロック信号ｂを入力する。
Ａ系クロック信号ｂと、入力端子３から入力するＡ系ク
ロック信号ｂと同一周波数のＢ系クロック信号ｃの出力
を排他的論理和回路４にて排他的論理和をとり、低域ろ
波回路５へ入力する。ここでＡ系クロック信号ｂ．Ｂク
ロック信号Ｃとしては、１つの発振器の出力から別々に
同一分周比で分周して得られる信号の一例として上げら
れる。
【０００７】この信号周波数は同一であるが、別々の分
周回路で分周しているため両信号の位相関係が一定でな
いので、低域ろ波回路５では、排他的論利和回路４から
の出力の交流成分が除去された直流信号ｅを立上がりと
立下がりとのスレッシホールドのレベルの異なるシュミ
ット回路動作を有する比較器６へ入力し、切替信号ｆを
切替器７へ出力する。
周回路で分周しているため両信号の位相関係が一定でな
いので、低域ろ波回路５では、排他的論利和回路４から
の出力の交流成分が除去された直流信号ｅを立上がりと
立下がりとのスレッシホールドのレベルの異なるシュミ
ット回路動作を有する比較器６へ入力し、切替信号ｆを
切替器７へ出力する。
【０００８】切替器７では切替信号ｆがＬレベルの時
は、Ｂ系クロック信号Ｃの反転したクロック信号ｇを、
Ｈレベルの時はＢ系クロック信号Ｃを切替えてクロック
ｈとしてレジスタ８のクロック端子へ出力される。レジ
スタ８の転送データｉが出力端子９に出力される。
は、Ｂ系クロック信号Ｃの反転したクロック信号ｇを、
Ｈレベルの時はＢ系クロック信号Ｃを切替えてクロック
ｈとしてレジスタ８のクロック端子へ出力される。レジ
スタ８の転送データｉが出力端子９に出力される。
【０００９】次に本実施例動作について説明する。入力
端子１，２には、図２〜図４のａ，ｂの位相の信号が入
力される。入力端子３から、図２Ｃの位相の信号が入力
した場合について説明する。レジスタ８において、入力
データとクロック信号とが図２のａとｃっとの位相関係
で入力されると仮定した場合レジスタ８は図２ａのデー
タを読み誤る。このため本実施例では、以下に示すよう
にレジスタ８のクロック信号ｈの位相を制御する。
端子１，２には、図２〜図４のａ，ｂの位相の信号が入
力される。入力端子３から、図２Ｃの位相の信号が入力
した場合について説明する。レジスタ８において、入力
データとクロック信号とが図２のａとｃっとの位相関係
で入力されると仮定した場合レジスタ８は図２ａのデー
タを読み誤る。このため本実施例では、以下に示すよう
にレジスタ８のクロック信号ｈの位相を制御する。
【００１０】まずＡ系クロック信号ｂを入力端子２を介
し、排他的論利和回路４に入力端子３からのＢ系クロッ
ク信号ｃと共に入力し排他的論利和をとる。この時の排
他的論利和回路４の出力は、排他的論利和回路４の入力
信号の位相が同一のために図２のｄのようにＬレベルの
信号となる、この信号が低域ろ波回路５、比較器６を介
して切替器７の切替制御端子に接続され、入力端子３の
信号の反転した信号（図２のｇ）を選択しレジスタ８の
クロック信号として、レジスタ８のクロック端子へ出力
される。このクロック信号の位相は図２のｈのようにな
りレジスタ８の入力データａを図２のｈの位相のクロッ
クの立上がりで読みとるためレジスタ８は読み誤らず、
正確にＡ系データａがレジスタ８にて入力端子３から入
力されるクロック系の信号にて誤りなく読み取られ出力
端子９に転送データｉが出力される。
し、排他的論利和回路４に入力端子３からのＢ系クロッ
ク信号ｃと共に入力し排他的論利和をとる。この時の排
他的論利和回路４の出力は、排他的論利和回路４の入力
信号の位相が同一のために図２のｄのようにＬレベルの
信号となる、この信号が低域ろ波回路５、比較器６を介
して切替器７の切替制御端子に接続され、入力端子３の
信号の反転した信号（図２のｇ）を選択しレジスタ８の
クロック信号として、レジスタ８のクロック端子へ出力
される。このクロック信号の位相は図２のｈのようにな
りレジスタ８の入力データａを図２のｈの位相のクロッ
クの立上がりで読みとるためレジスタ８は読み誤らず、
正確にＡ系データａがレジスタ８にて入力端子３から入
力されるクロック系の信号にて誤りなく読み取られ出力
端子９に転送データｉが出力される。
【００１１】次に入力端子３から図３Ｃの位相の信号を
入力した場合について説明する。この時、排他的論利和
回路４の出力は、図３のように入力端子２から入力され
るＡ系クロック信号ｂの２倍の周波数となる。この信号
を低域ろ波回路５に入力し交流成分が除去され直流分の
みの信号が図３のようにＨレベル及びＬレベルの中間の
レベルの信号となり比較器６に入力されＨ、又は、Ｌレ
ベルいずれかの出力が比較器６から出力される。比較器
６の入力は、中間レベルのため、前述のように出力は不
定になるが、シュミット回路動作により比較器６の出力
が一定レベルとなる。
入力した場合について説明する。この時、排他的論利和
回路４の出力は、図３のように入力端子２から入力され
るＡ系クロック信号ｂの２倍の周波数となる。この信号
を低域ろ波回路５に入力し交流成分が除去され直流分の
みの信号が図３のようにＨレベル及びＬレベルの中間の
レベルの信号となり比較器６に入力されＨ、又は、Ｌレ
ベルいずれかの出力が比較器６から出力される。比較器
６の入力は、中間レベルのため、前述のように出力は不
定になるが、シュミット回路動作により比較器６の出力
が一定レベルとなる。
【００１２】比較器６の出力が図３ｆのようにＬレベル
のとき入力端子３の信号が反転された信号ｇを選択し、
レジスタ８のクロック信号としてレジスタ８のクロック
端子へ入力される。このクロック信号の位相は図３ｈの
ようになり、また比較回路６の出力が図３ｆ’のように
にＨレベルのとき入力端子３の信号ｃを選択し、レジス
タ８のクロック信号としてレジスタ８のクロック端子へ
入力される。このクロック信号の位相は第図３ｈ’のよ
うになり、レジスタ８の入力データａをこれらのｈ，
ｈ’のクロックの立上がりで読みとるためレジスタ８は
読み誤らず正確にＡ系データａがレジスタ８にて入力端
子３から入力するクロック系の信号にて誤りなく読みと
られ出力端子９へ出力される。
のとき入力端子３の信号が反転された信号ｇを選択し、
レジスタ８のクロック信号としてレジスタ８のクロック
端子へ入力される。このクロック信号の位相は図３ｈの
ようになり、また比較回路６の出力が図３ｆ’のように
にＨレベルのとき入力端子３の信号ｃを選択し、レジス
タ８のクロック信号としてレジスタ８のクロック端子へ
入力される。このクロック信号の位相は第図３ｈ’のよ
うになり、レジスタ８の入力データａをこれらのｈ，
ｈ’のクロックの立上がりで読みとるためレジスタ８は
読み誤らず正確にＡ系データａがレジスタ８にて入力端
子３から入力するクロック系の信号にて誤りなく読みと
られ出力端子９へ出力される。
【００１３】次に入力端子３から図４ｃの位相の信号が
入力した場合について説明する。このときの排他的論利
和回路４の出力は、排他的論利和回路４の入力する信号
の位相が不一致のため、図４ｄのようにＨレベルの信号
となる。この信号を低域ろ波回路５、及び比較器６を介
して、切替器７の切替制御端子に入力し、入力端子３か
らの信号（図４ｃ）を選択しレジスタ８のクロック端子
へ入力する。このクロック信号の位相は図４ｈのように
なり、レジスタ８の入力データａをこの図４ｈのクロッ
ク立上がりで読み取るためレジスタ８は読み誤らず正確
にＡ系データａがレジスタ８にて、入力端子３から入力
されるクロック系の信号にて誤りなく読みとられ出力端
子９へ出力される。
入力した場合について説明する。このときの排他的論利
和回路４の出力は、排他的論利和回路４の入力する信号
の位相が不一致のため、図４ｄのようにＨレベルの信号
となる。この信号を低域ろ波回路５、及び比較器６を介
して、切替器７の切替制御端子に入力し、入力端子３か
らの信号（図４ｃ）を選択しレジスタ８のクロック端子
へ入力する。このクロック信号の位相は図４ｈのように
なり、レジスタ８の入力データａをこの図４ｈのクロッ
ク立上がりで読み取るためレジスタ８は読み誤らず正確
にＡ系データａがレジスタ８にて、入力端子３から入力
されるクロック系の信号にて誤りなく読みとられ出力端
子９へ出力される。
【００１４】
【発明の効果】以上説明したように本発明によれば、複
雑な手段を用いることなく、簡単で小規模な回路構成
で、クロックの位相の異なる二つの回路において、両ク
ロックの位相関係にとらわれずにデータ転送を行うこと
ができる。
雑な手段を用いることなく、簡単で小規模な回路構成
で、クロックの位相の異なる二つの回路において、両ク
ロックの位相関係にとらわれずにデータ転送を行うこと
ができる。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の動作説明のための波形図である。
【図３】本実施例の動作説明のための波形図である。
【図４】本実施例の動作説明のための波形図である。
１，２，３ 入力端子 ４ 排他的論利和回路 ５ 低域ろ波回路 ６ 比較器 ７ 切替器 ８ レジスタ ９ 出力端子 ａ Ａ系データ ｂ Ａ系クロック信号 ｃ Ｂ系クロック信号 ｄ 排他的論利和信号 ｅ 直流信号 ｆ，ｆ’ 切替信号 ｇ Ｂ系クロックの反転信号 ｈ，ｈ’ Ｂ系クロック ｉ，ｉ’ 転送データ
Claims (1)
- 【請求項１】 系のクロックが周波数同期しているＡ系
装置からＢ系装置へ前記Ａ系装置のＡ系クロック信号の
立ち上がり点とデータの変化点とが一致する時間関係
で、前記データを受け渡すデータ転送回路において、前
記Ａ系クロック信号とＢ系装置のＢ系クロック信号との
排他的論理和を取る排他的論理和回路と、前記排他的論
理和回路の出力の交流成分を除去する低域ろ波回路と、
前記低域ろ波回路の出力信号の入力レベルに対してヒス
テリシスをもたせて切替信号を出力する比較器と、前記
切替信号がＬレベルのとき前記Ｂ系クロック信号が反転
されたクロック信号を選択し、前記切替信号がＨレベル
のとき、前記Ｂ系クロック信号を選択して出力する切替
回路と、前記切替回路の出力の立ち上がり点にて前記Ａ
系回路からのデータを取り込むレジスタとを有すること
を特徴とするデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204615A JP2972447B2 (ja) | 1992-07-31 | 1992-07-31 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204615A JP2972447B2 (ja) | 1992-07-31 | 1992-07-31 | データ転送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653945A true JPH0653945A (ja) | 1994-02-25 |
| JP2972447B2 JP2972447B2 (ja) | 1999-11-08 |
Family
ID=16493413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4204615A Expired - Lifetime JP2972447B2 (ja) | 1992-07-31 | 1992-07-31 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972447B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009110123A1 (ja) * | 2008-03-07 | 2009-09-11 | Kurita Masakatsu | 非同期型における送受信装置間の同期方法及び送受信装置 |
| JP2012199656A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Semiconductor Ltd | データ転送システム、データ転送装置及びデータ転送方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6339209A (ja) * | 1986-08-04 | 1988-02-19 | Nec Corp | 同期回路 |
-
1992
- 1992-07-31 JP JP4204615A patent/JP2972447B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6339209A (ja) * | 1986-08-04 | 1988-02-19 | Nec Corp | 同期回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009110123A1 (ja) * | 2008-03-07 | 2009-09-11 | Kurita Masakatsu | 非同期型における送受信装置間の同期方法及び送受信装置 |
| JP2012199656A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Semiconductor Ltd | データ転送システム、データ転送装置及びデータ転送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972447B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3440120B2 (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| JPH0269018A (ja) | 位相検出回路 | |
| JPH0653945A (ja) | データ転送回路 | |
| JPS62105077A (ja) | 時刻装置 | |
| JPS63141164A (ja) | デ−タ転送回路 | |
| JPS6238920A (ja) | 多相クロツク発生装置 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JPH03240336A (ja) | ビット位相同期回路 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPS63204836A (ja) | クロツク乗り換え回路 | |
| JPS6395518A (ja) | クロツク乗りかえ回路 | |
| JPS5936768B2 (ja) | クロツク切換回路 | |
| KR900007675B1 (ko) | 디지틀 데이타 위상조절기 | |
| JPS60196008A (ja) | フリツプフロツプ回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JP3505802B2 (ja) | 位相同期回路、ワンショットパルス発生回路及び信号処理装置 | |
| JPH05227138A (ja) | データ通信装置 | |
| JPH04157924A (ja) | Ｐｌｌ回路 | |
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JPH029227A (ja) | クロツク再生回路 | |
| JPS59208932A (ja) | デイジタル位相比較器 | |
| JPS59127135A (ja) | Ｄｍａチヤンネル装置の優先権移行方式 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH0236631A (ja) | ピット位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |