JPH0654457B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0654457B2 JPH0654457B2 JP1016161A JP1616189A JPH0654457B2 JP H0654457 B2 JPH0654457 B2 JP H0654457B2 JP 1016161 A JP1016161 A JP 1016161A JP 1616189 A JP1616189 A JP 1616189A JP H0654457 B2 JPH0654457 B2 JP H0654457B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- stop
- data processing
- instruction
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置、特に低消費電力の大規模集
積回路（ＬＳＩ）に使用するに好適なクロツク制御回路
を備えたデータ処理装置に関する。
積回路（ＬＳＩ）に使用するに好適なクロツク制御回路
を備えたデータ処理装置に関する。
近年、半導体技術の進歩には著しいものがあり、特にＭ
ＯＳ（Metal Oxide Semiconductor）の微細化は顕著で
ある。これに伴ない、多くの機能が数ミリ角のシリコン
上に集積されるようになつた。ところが、高集積・高速
になればなるほど消費電力が増加し、パツケージの熱放
散など厳しい状況になりつつある。そこで、信号の変化
時しか電力を消費しないＣＭＯＳ（Complementary MO
S）が有力なデバイスとして脚光を浴びている。低消費
電力がゆえに、ＣＭＯＳデバイスではバツテリ・バツク
アツプあるいはバツテリそのもので電力供給を行うもの
も多い。この為、より低消費電力化が要求されるように
なつた。
ＯＳ（Metal Oxide Semiconductor）の微細化は顕著で
ある。これに伴ない、多くの機能が数ミリ角のシリコン
上に集積されるようになつた。ところが、高集積・高速
になればなるほど消費電力が増加し、パツケージの熱放
散など厳しい状況になりつつある。そこで、信号の変化
時しか電力を消費しないＣＭＯＳ（Complementary MO
S）が有力なデバイスとして脚光を浴びている。低消費
電力がゆえに、ＣＭＯＳデバイスではバツテリ・バツク
アツプあるいはバツテリそのもので電力供給を行うもの
も多い。この為、より低消費電力化が要求されるように
なつた。
従来、マイクロプロセツサなどのＬＳＩでは、クロツク
を停止してＬＳＩ内部の信号変化をなくし、低電力化が
図られているものもある。その一例を第１図に示す。こ
のクロツク制御回路は、クロツク供給停止を要求する信
号１ｃを２相クロツク１ａ，１ｂに同期化するフリツプ
・フロツプ１１〜１３、クロツクの供給を禁止するＡＮ
Ｄゲート１４，１５、データ処理部１６より成る。本回
路の動作を第２図のタイム・チヤートを参照しつつ説明
する。今、クロツク供給停止要求信号１ｃが非同期化に
“Ｈ”から“Ｌ”へ落ちたとすると、先ずフリツプ・フ
ロツプ１１によりクロツク１ｂで同期化され、信号１ｄ
を得る。ところが、信号１ｄには同期化の際のチヤタリ
ングが発生している可能性がある為、次にフリツプ・フ
ロツプ１２によりクロツク１ａで同期化して信号１ｅを
得る。更に、フリツプ・フロツプ１３によりクロツク１
ｂで同期化した信号１ｆも得ておく。信号１ｆ，１ｅは
それぞれ、ＡＮＤゲート１４，１５によりクロツク１
ａ，１ｂを禁止し、データ処理部１６に供給されるべき
クロツク１ｇ及び１ｈは“Ｌ”に固定される。ここで、
データ処理部１６内の信号変化がなくなり、ＣＭＯＳデ
バイスは電力消費を停止する。ところが、以上述べたク
ロツク供給停止要求信号はＬＳＩ外部から与えられた
り、一定の周期で与えられたりする為に応用システムに
応じた柔軟性に欠ける面もあつた。
を停止してＬＳＩ内部の信号変化をなくし、低電力化が
図られているものもある。その一例を第１図に示す。こ
のクロツク制御回路は、クロツク供給停止を要求する信
号１ｃを２相クロツク１ａ，１ｂに同期化するフリツプ
・フロツプ１１〜１３、クロツクの供給を禁止するＡＮ
Ｄゲート１４，１５、データ処理部１６より成る。本回
路の動作を第２図のタイム・チヤートを参照しつつ説明
する。今、クロツク供給停止要求信号１ｃが非同期化に
“Ｈ”から“Ｌ”へ落ちたとすると、先ずフリツプ・フ
ロツプ１１によりクロツク１ｂで同期化され、信号１ｄ
を得る。ところが、信号１ｄには同期化の際のチヤタリ
ングが発生している可能性がある為、次にフリツプ・フ
ロツプ１２によりクロツク１ａで同期化して信号１ｅを
得る。更に、フリツプ・フロツプ１３によりクロツク１
ｂで同期化した信号１ｆも得ておく。信号１ｆ，１ｅは
それぞれ、ＡＮＤゲート１４，１５によりクロツク１
ａ，１ｂを禁止し、データ処理部１６に供給されるべき
クロツク１ｇ及び１ｈは“Ｌ”に固定される。ここで、
データ処理部１６内の信号変化がなくなり、ＣＭＯＳデ
バイスは電力消費を停止する。ところが、以上述べたク
ロツク供給停止要求信号はＬＳＩ外部から与えられた
り、一定の周期で与えられたりする為に応用システムに
応じた柔軟性に欠ける面もあつた。
本発明の目的は、ソフトウエア制御のクロツク制御回路
を備える事により、低消費電力化を柔軟に行えるデータ
処理装置を提供することにある。
を備える事により、低消費電力化を柔軟に行えるデータ
処理装置を提供することにある。
本発明は、上記データ処理命令とともにあらかじめ記憶
されているクロツク供給停止命令の実行により、複数の
クロツク信号を低電位レベルあるいは高電位レベルの混
在状態にして停止する手段と、クロツク停止解除のため
の割込みにより、クロツク信号の停止解除を行なう手段
と、停止解除後、割込みによる処理を行なうか、あるい
はクロツク供給停止命令の次の命令を実行するかを判定
するマスク論理手段、とを備えたものである。
されているクロツク供給停止命令の実行により、複数の
クロツク信号を低電位レベルあるいは高電位レベルの混
在状態にして停止する手段と、クロツク停止解除のため
の割込みにより、クロツク信号の停止解除を行なう手段
と、停止解除後、割込みによる処理を行なうか、あるい
はクロツク供給停止命令の次の命令を実行するかを判定
するマスク論理手段、とを備えたものである。
次に、本発明を好適に実施する一例を詳細に説明する。
第３図は本発明になるデータ処理装置のクロツク制御回
路を示したものである。本回路は、データ処理装置の特
定命令を検知し、同期化するフリツプ・フロツプ３０
０，３０１、クロツクの停止を制御するフリツプ・フロ
ツプ３０２，３０３、クロツク群３ａ，３ｂ，３ｃの供
給を禁止するクロツク・ゲート３０４〜３０６、４レベ
ルの割込みを同期化し、記憶するフリツプ・フロツプ群
３１０〜３１７、少なくとも１つの割込みのあつた事を
検知するＯＲゲート３１８、クロツク停止の解除タイミ
ングを得るフリツプ・フロツプ群３１９〜３２１、割込
みの同期化及び記憶タイミングを決めるクロツク・ゲー
ト３２２，３２３、割込みのマスク・ゲート３２４より
構成される。本回路の動作をクロツクの停止時と解除時
の２つの場合に分けて説明する。
第３図は本発明になるデータ処理装置のクロツク制御回
路を示したものである。本回路は、データ処理装置の特
定命令を検知し、同期化するフリツプ・フロツプ３０
０，３０１、クロツクの停止を制御するフリツプ・フロ
ツプ３０２，３０３、クロツク群３ａ，３ｂ，３ｃの供
給を禁止するクロツク・ゲート３０４〜３０６、４レベ
ルの割込みを同期化し、記憶するフリツプ・フロツプ群
３１０〜３１７、少なくとも１つの割込みのあつた事を
検知するＯＲゲート３１８、クロツク停止の解除タイミ
ングを得るフリツプ・フロツプ群３１９〜３２１、割込
みの同期化及び記憶タイミングを決めるクロツク・ゲー
ト３２２，３２３、割込みのマスク・ゲート３２４より
構成される。本回路の動作をクロツクの停止時と解除時
の２つの場合に分けて説明する。
(1)クロツク停止時の動作 説明の都合上、データ処理装置はマイクロプログラム制
御とする。特定命令すなわちクロツクの停止により低消
費電力モードに入る命令の実行を司るマイクロプログラ
ムの中で、クロツク停止要求の為のマイクロ命令が読み
出されると、信号３ｄが“Ｈ”となる。これをクロツク
３ｂによつてフリツプ・フロツプ３００に記憶し、これ
により得た信号３ｅを更にクロツク３ａによつてフリツ
プ・フロツプ３０１にタイミングを合せる。クロツク３
ａに同期した信号３ｆはクロツク３ｂによりフリツプ・
フロツプ３０２をセツトし、クロツク停止を指示する。
クロツク停止信号３ｇはフリツプ・フロツプ３０３によ
りクロツク３ａで同期をとつた後、一対の信号３ｈ，３
ｉ（▲▼）によりクロツク・ゲート３０４〜３０６
を制御し、クロツク３ａに対応するクロツク３ｘはゲー
ト３０５により“Ｈ”状態に、クロツク３ｂ及び３ｃに
対応するクロツク３ｙ及び３ｚは“Ｌ”状態で停止す
る。この理由は、クロツク３ｘがデータ処理装置の１マ
イクロ動作におけるダイナミツク論理のプリチヤージに
用いられる為、クロツク停止時にプリチヤージ状態にし
ておく事により停止解除時の動作を円滑にする役割を果
す。これによつてクロツク停止期間に電力を消費する事
はない。以上のようにして停止制御され得るクロツク３
ｘ，３ｙ，３ｚはデータ処理装置に供給されているから
該装置内の信号変化がなくなり、CMOS回路では電力消費
がなくなる。第４図はクロツク停止までのタイム・シー
ケンスを示したものである。
御とする。特定命令すなわちクロツクの停止により低消
費電力モードに入る命令の実行を司るマイクロプログラ
ムの中で、クロツク停止要求の為のマイクロ命令が読み
出されると、信号３ｄが“Ｈ”となる。これをクロツク
３ｂによつてフリツプ・フロツプ３００に記憶し、これ
により得た信号３ｅを更にクロツク３ａによつてフリツ
プ・フロツプ３０１にタイミングを合せる。クロツク３
ａに同期した信号３ｆはクロツク３ｂによりフリツプ・
フロツプ３０２をセツトし、クロツク停止を指示する。
クロツク停止信号３ｇはフリツプ・フロツプ３０３によ
りクロツク３ａで同期をとつた後、一対の信号３ｈ，３
ｉ（▲▼）によりクロツク・ゲート３０４〜３０６
を制御し、クロツク３ａに対応するクロツク３ｘはゲー
ト３０５により“Ｈ”状態に、クロツク３ｂ及び３ｃに
対応するクロツク３ｙ及び３ｚは“Ｌ”状態で停止す
る。この理由は、クロツク３ｘがデータ処理装置の１マ
イクロ動作におけるダイナミツク論理のプリチヤージに
用いられる為、クロツク停止時にプリチヤージ状態にし
ておく事により停止解除時の動作を円滑にする役割を果
す。これによつてクロツク停止期間に電力を消費する事
はない。以上のようにして停止制御され得るクロツク３
ｘ，３ｙ，３ｚはデータ処理装置に供給されているから
該装置内の信号変化がなくなり、CMOS回路では電力消費
がなくなる。第４図はクロツク停止までのタイム・シー
ケンスを示したものである。
(2)クロツク停止解除時の動作 クロツク停止制御は前述した如く、命令によつてプログ
ラマブルとなる。一方、停止解除はデータ処理装置への
割込みによつて行う。ここでいう割込みとは、入出力装
置からのサービス要求、エラー、リセツト等を指す。第
３図に示した４レベルの割込みは信号３ｌ，３ｍ，３
ｎ，３ｏにより第１のフリツプ・フロツプ群３１０〜３
１３にクロツク・ゲート３２２により供給される同期ク
ロツク３ｔで受け取られる。次に、チヤタリング防止の
為、第２のフリツプ・フロツプ群３１４〜３１７にクロ
ツク・ゲート３２３により供給される別の同期クロツク
３ｓで受け直す。例えば、それらの同期化割込み信号の
１つであるフリツプ・フロツプ３１７出力３ｐはＮＯＲ
ゲート３１８に入力し、フリツプ・フロツプ３１９にク
ロツク３ａで記憶される。４レベルの割込みのいずれが
入つてもＮＯＲゲート３１８により割込み有として検出
し、これをフリツプ・フロツプ３１９に反映する。フリ
ツプ・フロツプ３１９の出力３ｑはフリツプ・フロツプ
３２０，３２１で更に同期化され、信号３ｒを得てお
り、前記したクロツク停止制御用のフリツプ・フロツプ
３０２をリセツトする。そして、フリツプ・フロツプ３
０３はクロツク３ａに同期してクロツク停止解除を信号
３ｈ，３ｉ（▲▼）、クロツク・ゲート３０４〜３
０６により行う。クロツク停止解除のタイム・チヤート
を第５図に示したが、円滑にクロツク動作開始が達成さ
れる。
ラマブルとなる。一方、停止解除はデータ処理装置への
割込みによつて行う。ここでいう割込みとは、入出力装
置からのサービス要求、エラー、リセツト等を指す。第
３図に示した４レベルの割込みは信号３ｌ，３ｍ，３
ｎ，３ｏにより第１のフリツプ・フロツプ群３１０〜３
１３にクロツク・ゲート３２２により供給される同期ク
ロツク３ｔで受け取られる。次に、チヤタリング防止の
為、第２のフリツプ・フロツプ群３１４〜３１７にクロ
ツク・ゲート３２３により供給される別の同期クロツク
３ｓで受け直す。例えば、それらの同期化割込み信号の
１つであるフリツプ・フロツプ３１７出力３ｐはＮＯＲ
ゲート３１８に入力し、フリツプ・フロツプ３１９にク
ロツク３ａで記憶される。４レベルの割込みのいずれが
入つてもＮＯＲゲート３１８により割込み有として検出
し、これをフリツプ・フロツプ３１９に反映する。フリ
ツプ・フロツプ３１９の出力３ｑはフリツプ・フロツプ
３２０，３２１で更に同期化され、信号３ｒを得てお
り、前記したクロツク停止制御用のフリツプ・フロツプ
３０２をリセツトする。そして、フリツプ・フロツプ３
０３はクロツク３ａに同期してクロツク停止解除を信号
３ｈ，３ｉ（▲▼）、クロツク・ゲート３０４〜３
０６により行う。クロツク停止解除のタイム・チヤート
を第５図に示したが、円滑にクロツク動作開始が達成さ
れる。
次に、クロツク停止解除後の動作について説明する。ク
ロツク制御回路に割込み信号３ｌ，３ｍ，３ｎ，３ｏの
少なくともいずれか１つが入力し、クロツクの停止状態
を解除した後、データ処理装置はマスク・ゲート３２４
による結果をみて割込み処理に入るか否かを判定し、処
理を続行するが、この様子を第６図に示したマイクロ命
令フロー・チヤートにより説明する。本フロー・チヤー
トは１つのブロツクが１マイクロ命令を示している。第
４図，第５図に示したタイム・チヤートとの関係で以下
説明する。クロツク停止の為の命令実行はブロツク１の
ＰＣ（Program Counter）デクリメントから開始する。
これは命令フエツチ段階でパイプライン制御がなされ、
ＰＣが１つ多くインクリメントされていた為で、本発明
とは直接関連がないので詳細の説明は省略する。次に、
ブロツク２のクロツク停止の為のマイクロ命令を発し、
クロツク停止状態に入つて行く。ブロツク３のＮＯ−Ｏ
Ｐ（No.Operation）はクロツクが完全に停止するのでの
余裕であり、ブロツク４のＮＯ−ＯＰはクロツク停止時
に割込み待ちを行うためのマイクロ命令である。
ロツク制御回路に割込み信号３ｌ，３ｍ，３ｎ，３ｏの
少なくともいずれか１つが入力し、クロツクの停止状態
を解除した後、データ処理装置はマスク・ゲート３２４
による結果をみて割込み処理に入るか否かを判定し、処
理を続行するが、この様子を第６図に示したマイクロ命
令フロー・チヤートにより説明する。本フロー・チヤー
トは１つのブロツクが１マイクロ命令を示している。第
４図，第５図に示したタイム・チヤートとの関係で以下
説明する。クロツク停止の為の命令実行はブロツク１の
ＰＣ（Program Counter）デクリメントから開始する。
これは命令フエツチ段階でパイプライン制御がなされ、
ＰＣが１つ多くインクリメントされていた為で、本発明
とは直接関連がないので詳細の説明は省略する。次に、
ブロツク２のクロツク停止の為のマイクロ命令を発し、
クロツク停止状態に入つて行く。ブロツク３のＮＯ−Ｏ
Ｐ（No.Operation）はクロツクが完全に停止するのでの
余裕であり、ブロツク４のＮＯ−ＯＰはクロツク停止時
に割込み待ちを行うためのマイクロ命令である。
以上のブロツク４のＮＯ−ＯＰ状態で割込みが受け付け
られると、一定の同期化サイクルを経てブロツク５の命
令フエツチ先頭のマイクロ命令へと制御を移す。ここで
はＰＣをＭＡＲ（Memory Address Register）へ送出
し、ＰＣインクリメントを行う。ブロツク６では主メモ
リの読み出しを行い、ブロツク７で読み出した命令を命
令レジスタＩＲ（Instruction Register）へ取り込む。
このようにして、ブロツク８のマイクロ命令実行後、割
込みチエツクを行い、前記したマスク・ゲート３２４の
出力に割込み信号が存在する時には割込み処理のマイク
ロプログラム（ブロツク９，１０）へと分岐し、割込み
信号が存在しない時にはブロツク７で取り込んだ命令に
応じた実行用マイクロプログラムの１つへ分岐する。以
上示した如く、クロツク停止解除後はマスク・ゲート３
２４の状態により割込み処理あるいは次の命令へとマク
ロなプログラムは制御されることになる。
られると、一定の同期化サイクルを経てブロツク５の命
令フエツチ先頭のマイクロ命令へと制御を移す。ここで
はＰＣをＭＡＲ（Memory Address Register）へ送出
し、ＰＣインクリメントを行う。ブロツク６では主メモ
リの読み出しを行い、ブロツク７で読み出した命令を命
令レジスタＩＲ（Instruction Register）へ取り込む。
このようにして、ブロツク８のマイクロ命令実行後、割
込みチエツクを行い、前記したマスク・ゲート３２４の
出力に割込み信号が存在する時には割込み処理のマイク
ロプログラム（ブロツク９，１０）へと分岐し、割込み
信号が存在しない時にはブロツク７で取り込んだ命令に
応じた実行用マイクロプログラムの１つへ分岐する。以
上示した如く、クロツク停止解除後はマスク・ゲート３
２４の状態により割込み処理あるいは次の命令へとマク
ロなプログラムは制御されることになる。
以上のように、図示した実施例によれば特殊命令により
ユーザー・プログラマブルなクロツク停止が行え、これ
によつて低消費電力モードへと移れる。更に、割込みの
マスク状態に応じて割込み処理あるいは次の命令へと柔
軟な制御が可能となる。
ユーザー・プログラマブルなクロツク停止が行え、これ
によつて低消費電力モードへと移れる。更に、割込みの
マスク状態に応じて割込み処理あるいは次の命令へと柔
軟な制御が可能となる。
以上詳細に説明したように、本発明によれば、データ処
理装置におけるクロツク制御回路をソフトウエアにより
停止し、割込みによつてこれを解除することで、低消費
電力化を柔軟に制御し得る効果を奏する。
理装置におけるクロツク制御回路をソフトウエアにより
停止し、割込みによつてこれを解除することで、低消費
電力化を柔軟に制御し得る効果を奏する。
第１図は従来のクロツク制御回路を示した図、第２図は
そのタイム・チヤートを示した図、第３図は本発明にな
るデータ処理装置のクロツク制御回路を示した図、第４
図はそのクロツク停止時のタイム・チヤートを示した
図、第５図はクロツク停止解除時のタイム・チヤートを
示した図、第６図は一連のクロツク禁止／解除を制御す
るマイクロプログラムのフロー・チヤートを示した図で
ある。 ３００，３０２…フリツプ・フロツプ、３０４，３０
５，３０６…クロツク・ゲート、３１８…ＮＯＲゲー
ト、３１９…フリツプ・フロツプ。
そのタイム・チヤートを示した図、第３図は本発明にな
るデータ処理装置のクロツク制御回路を示した図、第４
図はそのクロツク停止時のタイム・チヤートを示した
図、第５図はクロツク停止解除時のタイム・チヤートを
示した図、第６図は一連のクロツク禁止／解除を制御す
るマイクロプログラムのフロー・チヤートを示した図で
ある。 ３００，３０２…フリツプ・フロツプ、３０４，３０
５，３０６…クロツク・ゲート、３１８…ＮＯＲゲー
ト、３１９…フリツプ・フロツプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤尾 泰 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭55−47549（ＪＰ，Ａ) 特開 昭53−68051（ＪＰ，Ａ) 特公 昭55−18931（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】クロツク制御回路を備え、あらかじめ記憶
されているデータ処理命令を含むプログラムを順次読出
して実行するデータ処理装置において、上記クロツク制
御回路は、 上記データ処理命令とともにあらかじめ記憶されている
クロツク供給停止命令の実行により、複数のクロツク信
号を低電位レベルあるいは高電位レベルの混在状態にし
て停止する手段と、 クロツク停止解除のための割込みにより、上記クロツク
信号の停止解除を行なう手段と、 上記停止解除後、上記割込みによる処理を行なうか、あ
るいは上記クロツク供給停止命令の次の命令を実行する
かを判定するマスク論理手段、 とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016161A JPH0654457B2 (ja) | 1989-01-27 | 1989-01-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016161A JPH0654457B2 (ja) | 1989-01-27 | 1989-01-27 | データ処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55150900A Division JPS5775335A (en) | 1980-10-27 | 1980-10-27 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214308A JPH0214308A (ja) | 1990-01-18 |
| JPH0654457B2 true JPH0654457B2 (ja) | 1994-07-20 |
Family
ID=11908786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016161A Expired - Lifetime JPH0654457B2 (ja) | 1989-01-27 | 1989-01-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654457B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| WO2005050050A1 (en) * | 2003-11-24 | 2005-06-02 | Freni Brembo S.P.A. | Immobilising device for a disc brake and corresponding method of use |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5518931B2 (ja) | 2012-04-26 | 2014-06-11 | 株式会社三共 | 遊技機 |
-
1989
- 1989-01-27 JP JP1016161A patent/JPH0654457B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5518931B2 (ja) | 2012-04-26 | 2014-06-11 | 株式会社三共 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0214308A (ja) | 1990-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0157811B2 (ja) | ||
| US6725457B1 (en) | Semaphore enhancement to improve system performance | |
| US20020161941A1 (en) | System and method for efficiently performing a data transfer operation | |
| EP1286248B1 (en) | Semiconductor device with hardware mechanism for proper clock control | |
| US4250546A (en) | Fast interrupt method | |
| US5579498A (en) | Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing | |
| US7792154B2 (en) | Controlling asynchronous clock domains to perform synchronous operations | |
| JPH10124456A (ja) | 非同期データ処理装置 | |
| CA1130462A (en) | Synchronizing system for a microprogrammed computer | |
| JPH07281782A (ja) | クロック制御回路 | |
| US5499348A (en) | Digital processor capable of concurrently executing external memory access and internal instructions | |
| KR100367634B1 (ko) | 메모리 제어기 및 메모리 제어방법 | |
| JPH0654457B2 (ja) | データ処理装置 | |
| JPS5862720A (ja) | デ−タ処理装置におけるクロツク信号供給制御方法 | |
| US6928575B2 (en) | Apparatus for controlling and supplying in phase clock signals to components of an integrated circuit with a multiprocessor architecture | |
| CN115793822A (zh) | 基于状态跳转的多核处理器的复位系统设计 | |
| JP2010140319A (ja) | 半導体装置 | |
| JPS63100522A (ja) | デ−タ処理装置におけるクロツク信号供給制御方法 | |
| TWI920806B (zh) | 半導體裝置 | |
| JPH03116210A (ja) | データ処理システム | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| JPS60189053A (ja) | デ−タ転送制御装置 | |
| JPS6258348A (ja) | メモリコントロ−ル集積回路 | |
| JPH10240496A (ja) | レジスタ回路 | |
| JPH055133B2 (ja) |