JPH0157811B2 - - Google Patents

Info

Publication number
JPH0157811B2
JPH0157811B2 JP55150900A JP15090080A JPH0157811B2 JP H0157811 B2 JPH0157811 B2 JP H0157811B2 JP 55150900 A JP55150900 A JP 55150900A JP 15090080 A JP15090080 A JP 15090080A JP H0157811 B2 JPH0157811 B2 JP H0157811B2
Authority
JP
Japan
Prior art keywords
clock
stop
data processing
flip
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55150900A
Other languages
English (en)
Other versions
JPS5775335A (en
Inventor
Hideo Maejima
Akihiro Katsura
Toshimasa Kihara
Yasushi Akao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55150900A priority Critical patent/JPS5775335A/ja
Priority to EP81108745A priority patent/EP0050844B1/en
Priority to DE8181108745T priority patent/DE3175422D1/de
Publication of JPS5775335A publication Critical patent/JPS5775335A/ja
Priority to US06/632,820 priority patent/US4615005A/en
Publication of JPH0157811B2 publication Critical patent/JPH0157811B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Power Sources (AREA)

Description

【発明の詳細な説明】 本発明は、データ処理装置、特に低消費電力の
大規模集積回路（LSI）に使用するに好適なクロ
ツク制御回路を備えたデータ処理装置に関する。
近年、半導体技術の進歩には著しいものがあ
り、特にMOS（Metal Oxide Semiconductor）
の微細化は顕著である。これに伴ない、多くの機
能が数ミリ角のシリコン上に集積されるようにな
つた。ところが、高集積・高速になればなるほど
消費電力が増加し、パツケージの熱放散など厳し
い状況になりつつある。そこで、信号の変化時し
か電力を消費しないCMOS（Complementary
MOS）が有力なデバイスとして脚光を浴びてい
る。低消費電力がゆえに、CMOSデバイスでは
バツテリ・バツクアツプあるいはバツテリそのも
ので電力供給を行うものも多い。この為、より低
消費電力化が要求されるようになつた。
従来、マイクロプロセツサなどのLSIでは、ク
ロツクを停止してLSI内部の信号変化をなくし、
低電力化が図られているものもある。その一例を
第１図に示す。このクロツク制御回路は、クロツ
ク供給停止を要求する信号Icを２相クロツク１
ａ，１ｂに同期化するフリツプ・フロツプ１１〜
１３、クロツクの供給を禁止するANDゲート１
４，１５、データ処理部１６より成る。本回路の
動作を第２図のタイム・チヤートを参照しつつ説
明する。今、クロツク供給停止要求信号Icが非同
期に“Ｈ”から“Ｌ”へ落ちたとすると、先ずフ
リツプ・フロツプ１１によりクロツク１ｂで同期
化され、信号１ｄを得る。ところが、信号１ｄに
は同期化の際のチヤタリングが発生している可能
性がある為、次にフリツプ・フロツプ１２により
クロツク１ａで同期化して信号１ｅを得る。更
に、フリツプ・フロツプ１３によりクロツク１ｂ
で同期化した信号１ｆも得ておく。信号１ｆ，１
ｅはそれぞれ、ANDゲート１４，１５によりク
ロツク１ａ，１ｂを禁止し、データ処理部１６に
供給されるべきクロツク１ｇ及び１ｈは“Ｌ”に
固定される。ここで、データ処理部１６内の信号
変化がなくなり、CMOSデバイスは電力消費を
停止する。ところが、以上述べたクロツク供給停
止要求信号はLSI外部から与えられたり、一定の
周期で与えられたりする為に応用システムに応じ
た柔軟性に欠ける面もあつた。
本発明の目的は、ソフトウエア制御のクロツク
制御回路を備える事により、低消費電力化を柔軟
に行えるデータ処理装置を提供することにある。
本発明は、データ処理命令とともにあらかじめ
記憶されているクロツク供給停止命令の実行によ
りクロツク信号を停止する手段と、クロツク停止
解除のための割込みによりクロツク信号の停止解
除を行なう手段と、停止解除後、上記割込みによ
る処理を行なうか、あるいはクロツク供給停止命
令の次の命令を実行するかを判定するマスク論理
手段、とを備えたものである。
次に、本発明を好適に実施する一例を詳細に説
明する。第３図は本発明になるデータ処理装置の
クロツク制御回路を示したもである。本回路は、
データ処理装置の特定命令を検知し、同期化する
フリツプ・フロツプ３００，３０１、クロツクの
停止を制御するフリツプ・フロツプ３０２，３０
３、クロツク群３ａ，３ｂ，３ｃの供給を禁止す
るクロツク・ゲート３０４〜３０６、４レベルの
割込みを同期化し、記憶するフリツプ・フロツプ
群３１０〜３１７、少なくとも１つの割込みのあ
つた事を検知するORゲート３１８、クロツク停
止の解除タイミングを得るフリツプ・フロツプ群
３１９〜３２１、割込みの同期化及び記憶タイミ
ングを決めるクロツク・ゲート３２２，３２３、
割込みのマスク・ゲート３２４より構成される。
本回路の動作をクロツクの停止時と解除時の２つ
の場合に分けて説明する。
(1) クロツク停止時の動作 説明の都合上、データ処理装置はマイクロプロ
グラム制御とする。特定命令すなわちクロツクの
停止により低消費電力モードに入る命令の実行を
司るマイクロプログラムの中で、クロツク停止要
求の為のマイクロ命令が読み出されると、信号
3dが“Ｈ”となる。これをクロツク３ｂによつ
てフリツプ・フロツプ３００に記憶し、これによ
り得た信号３ｅを更にクロツク３ａによつてフリ
ツプ・フロツプ３０１にタイミングを合せる。ク
ロツク３ａに同期した信号３ｆはクロツク３ｂに
よりフリツプ・フロツプ３０２をセツトし、クロ
ツク停止を指示する。クロツク停止信号３ｇはフ
リツプ・フロツプ３０３によりクロツク３ａで同
期をとつた後、一対の信号３ｈ，３ｉ，３によ
りクロツク・ゲート３０４〜３０６を制御し、ク
ロツク３ａに対応するクロツク３ｘはゲート３０
５により“Ｈ”状態に、クロツク３ｂ及び３ｃに
対応するクロツク３ｙ及び３ｚは“Ｌ”状態で停
止する。この理由は、クロツク３ｘがデータ処理
装置の１マイクロ動作におけるダイナミツク論理
のプリチヤージに用いられる為、クロツク停止時
にプリチヤージ状態にしておく事により停止解除
時の動作を円滑にする役割を果す。これによつて
クロツク停止期間に電力を消費する事はない。以
上のようにして停止制御され得るクロツク３ｘ，
３ｙ，３ｚはデータ処理装置に供給されているか
ら該装置内の信号変化がなくなり、CMOS回路
では電力消費がなくなる。第４図はクロツク停止
までのタイム・シーケンスを示したものである。
(2) クロツク停止解除時の動作 クロツク停止制御は前述した如く、命令によつ
てプログラマブルとなる。一方、停止解除はデー
タ処理装置への割込みによつて行う。ここでいう
割込みとは、入出力装置からのサービス要求、エ
ラー、リセツト等を指す。第３図に示した４レベ
ルの割込みは信号３ｌ，３ｍ，３ｎ，３ｏにより
第１のフリツプ・フロツプ群３１０〜３１３にク
ロツク・ゲート３２２により供給される同期クロ
ツク３ｔで受け取られる。次に、チヤタリング防
止の為、第２のフリツプ・フロツプ群３１４〜３
１７にクロツク・ゲート３２３により供給される
別の同期クロツク３ｓで受け直す。例えば、それ
らの同期化割込み信号の１つであるフリツプ・フ
ロツプ３１７出力３ｐはNORゲート３１８に入
力し、フリツプ・フロツプ３１９にクロツク３ａ
で記憶される。４レベルの割込みのいずれかが入
つてもNORゲート３１８により割込み有として
検出し、これをフリツプ・フロツプ３１９に反映
する。フリツプ・フロツプ３１９の出力３ｑはフ
リツプ・フロツプ３２０，３２１で更に同期化さ
れ、信号３ｒを得ており、前記したクロツク停止
制御用のフリツプ・フロツプ３０２をリセツトす
る。そして、フリツプ・フロツプ３０３はクロツ
ク３ａに同期してクロツク停止解除を信号３ｈ，
３ｉ，３、クロツク・ゲート３０４〜３０６に
より行う。クロツク停止解除のタイム・チヤート
を第５図に示したが、円滑にクロツク動作開始が
達成される。
次に、クロツク停止解除後の動作について説明
する。クロツク制御回路に割込み信号３ｌ，３
ｍ，３ｎ，３ｏの少なくともいずれか１つが入力
し、クロツクの停止状態を解除した後、データ処
理装置はマスク・ゲート３２４による結果をみて
割込み処理に入るか否かを判定し、処理を続行す
るが、この様子を第６図に示したマイクロ命令フ
ロー・チヤートにより説明する。本フロー・チヤ
ートは１つのブロツクが１マイクロ命令を示して
いる。第４図、第５図に示したタイム・チヤート
との関係で以下説明する。クロツク停止の為の命
令実行はブロツク１のPC（Program Counter）
デクリメントから開始する。これは命令フエツチ
段階でパイプライン制御がなされ、PCが１つ多
くインクリメントされていた為で、本発明とは直
接関連がないので詳細の説明は省略する。次に、
ブロツク２のクロツク停止の為のマイクロ命令を
発し、クロツク停止状態に入つて行く。ブロツク
３のNO―OP（No Operation）はクロツクが完
全に停止するまでの余裕であり、ブロツク４の
NO−OPはクロツク停止時に割込み待ちを行う
ためのマイクロ命令である。
以上のブロツク４のNO−OP状態で割込みが
受け付けられると、一定の同期化サイクルを経て
ブロツク５の命令フエツチ先頭のマイクロ命令へ
と制御を移す。ここではPCをMAR（Memory
Address Register）へ送出し、PCインクリメン
トを行う。ブロツク６では主メモリの読み出しを
行い、ブロツク７で読み出した命令レジスタIR
（Instruction Register）へ取り込む。このように
して、ブロツク８のマイクロ命令実行後、割込み
チエツクを行い、前記したマスク・ゲート３２４
の出力に割込み信号が存在する時には割込み処理
のマイクロプログラム（ブロツク９，１０）へと
分岐し、割込み信号が存在しない時にはブロツク
７で取り込んだ命令に応じた実行用マイクロプロ
グラムの１つへ分岐する。以上示した如く、クロ
ツク停止解除後はマスク・ゲート３２４の状態に
より割込み処理あるいは次の命令へとマクロなプ
ログラムは制御されることになる。
以上のように、図示した実施例によれば特殊命
令によりユーザー・プログラマブルなクロツク停
止が行え、これによつて低消費電力モードへと移
れる。更に、割込みのマスク状態に応じて割込み
処理あるいは次の命令へと柔軟な制御が可能とな
る。
以上詳細に説明したように、本発明によれば、
データ処理装置におけるクロツク制御回路をソフ
トウエアにより停止し、割込みによつてこれを解
除し、更にマスク状態によつて２つの異なる処理
を行なわせることができるため、低消費電力化を
柔軟に制御し得る効果を奏する。
【図面の簡単な説明】
第１図は従来のクロツク制御回路を示した図、
第２図はそのタイム・チヤームを示した図、第３
図は本発明になるデータ処理装置のクロツク制御
回路を示した図、第４図はそのクロツク停止時の
タイム・チヤートを示した図、第５図はクロツク
停止解除時のタイム・チヤートを示した図、第６
図は一連のクロツク停止／解除を制御するマイク
ロプログラムのフロー・チヤートを示した図であ
る。 ３００，３０２：フリツプ・フロツプ、３０
４，３０５，３０６：クロツク・ゲート、３１
８：NORゲート、３１９：フリツプ・フロツプ。

Claims (1)

  1. 【特許請求の範囲】 １ クロツク制御回路を備え、あらかじめ記憶さ
    れているデータ処理命令を含むプログラムを順次
    読出して実行するデータ処理装置において、上記
    クロツク制御回路は、 上記データ処理命令とともにあらかじめ記憶さ
    れているクロツク供給停止命令の実行によりクロ
    ツク信号を停止する手段と、 クロツク停止解除のための割込みにより上記ク
    ロツク信号の停止解除を行なう手段と、 上記停止解除後、上記割込みによる処理を行な
    うか、あるいは上記クロツク供給停止命令の次の
    命令を実行するかを判定するマスク論理手段、 とを備えたことを特徴とするデータ処理装置。
JP55150900A 1980-10-27 1980-10-27 Data processor Granted JPS5775335A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP55150900A JPS5775335A (en) 1980-10-27 1980-10-27 Data processor
EP81108745A EP0050844B1 (en) 1980-10-27 1981-10-22 Clock signal supply control in data processing apparatus
DE8181108745T DE3175422D1 (en) 1980-10-27 1981-10-22 Clock signal supply control in data processing apparatus
US06/632,820 US4615005A (en) 1980-10-27 1984-07-20 Data processing apparatus with clock signal control by microinstruction for reduced power consumption and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55150900A JPS5775335A (en) 1980-10-27 1980-10-27 Data processor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1016161A Division JPH0654457B2 (ja) 1989-01-27 1989-01-27 データ処理装置

Publications (2)

Publication Number Publication Date
JPS5775335A JPS5775335A (en) 1982-05-11
JPH0157811B2 true JPH0157811B2 (ja) 1989-12-07

Family

ID=15506830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55150900A Granted JPS5775335A (en) 1980-10-27 1980-10-27 Data processor

Country Status (4)

Country Link
US (1) US4615005A (ja)
EP (1) EP0050844B1 (ja)
JP (1) JPS5775335A (ja)
DE (1) DE3175422D1 (ja)

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995624A (ja) * 1982-11-24 1984-06-01 Matsushita Electric Ind Co Ltd コンピユ−タの消費電力低減装置
JPS615325A (ja) * 1984-06-19 1986-01-11 Hitachi Ltd 自動電源投入切断方式
US4825407A (en) * 1984-07-26 1989-04-25 Miles Inc. Method and circuit for controlling single chip microcomputer
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
DE3689595T2 (de) * 1985-04-08 1994-05-19 Hitachi Ltd Datenverarbeitungssystem.
JPS62103767A (ja) * 1985-10-30 1987-05-14 Omron Tateisi Electronics Co カ−ド認証端末装置
JP2575635B2 (ja) * 1985-11-11 1997-01-29 ミノルタ株式会社 情報処理装置
US5086387A (en) * 1986-01-17 1992-02-04 International Business Machines Corporation Multi-frequency clock generation with low state coincidence upon latching
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
JP2643146B2 (ja) * 1987-05-14 1997-08-20 ソニー株式会社 マイクロコンピュータのクロック生成回路
US5483659A (en) * 1987-09-14 1996-01-09 Yamamura; Kimio Apparatus for controlling a signal processing system to operate in high and low speed modes
US4862352A (en) * 1987-09-16 1989-08-29 Motorola, Inc. Data processor having pulse width encoded status output signal
US5261082A (en) * 1987-11-20 1993-11-09 Hitachi, Ltd. Semiconductor integrated circuit having a plurality of oscillation circuits
JP2547436B2 (ja) * 1988-04-11 1996-10-23 富士通株式会社 Ｐｌａ制御方式
US5193199A (en) * 1988-04-14 1993-03-09 Zilog, Inc. Device and method for programming critical hardware parameters
JPH0776984B2 (ja) * 1988-05-06 1995-08-16 凸版印刷株式会社 Ｉｃカード
US5050113A (en) * 1988-06-17 1991-09-17 Dallas Semiconductor Corporation Low power timekeeping system
US5629907A (en) * 1991-06-18 1997-05-13 Dallas Semiconductor Corporation Low power timekeeping system
US5544078A (en) * 1988-06-17 1996-08-06 Dallas Semiconductor Corporation Timekeeping comparison circuitry and dual storage memory cells to detect alarms
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
EP0368144B1 (en) * 1988-11-10 1996-02-07 Motorola, Inc. Digital computing system with low power mode
US5590343A (en) * 1988-12-09 1996-12-31 Dallas Semiconductor Corporation Touch-sensitive switching circuitry for power-up
US5175845A (en) * 1988-12-09 1992-12-29 Dallas Semiconductor Corp. Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5754462A (en) * 1988-12-09 1998-05-19 Dallas Semiconductor Corporation Microprocessor auxiliary with ability to be queried re power history
WO1990006553A1 (en) * 1988-12-09 1990-06-14 Dallas Semiconductor Corporation Low-power system with microprocessor and ancillary chip
US5203000A (en) * 1988-12-09 1993-04-13 Dallas Semiconductor Corp. Power-up reset conditioned on direction of voltage change
US5182810A (en) * 1989-05-31 1993-01-26 Dallas Semiconductor Corp. Isolation gates to permit selective power-downs within a closely-coupled multi-chip system
JPH02201516A (ja) * 1989-01-31 1990-08-09 Toshiba Corp パワーセーブ方式
KR960003412B1 (ko) * 1989-06-30 1996-03-13 포퀘트 컴퓨터 코오포레이션 컴퓨터 전력 관리 시스템
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5218704A (en) 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US5247655A (en) * 1989-11-07 1993-09-21 Chips And Technologies, Inc. Sleep mode refresh apparatus
US5201059A (en) * 1989-11-13 1993-04-06 Chips And Technologies, Inc. Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance
JPH04143819A (ja) 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
JPH03231320A (ja) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp マイクロコンピュータシステム
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
IT1247641B (it) * 1990-04-26 1994-12-28 St Microelectronics Srl Trasferimento di dati in modo dma durante fasi di risveglio durante lo stato di attesa per interruzione di un microprocessore con riduzione di consumo
US5386584A (en) * 1990-06-14 1995-01-31 Chips And Technologies, Inc. Interrupt-generating keyboard scanner using an image RAM
US5303390A (en) * 1990-06-28 1994-04-12 Dallas Semiconductor Corporation Microprocessor auxiliary with combined pin for reset output and pushbutton input
DE69127873T2 (de) * 1990-08-20 1998-04-16 Advanced Micro Devices Inc Speicherzugriffssteuerung
JPH04130510A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd 情報処理装置の省電力方式
JPH06502510A (ja) * 1990-10-12 1994-03-17 インテル・コーポレーション 電源が限られているコンピュータにおける低速メモリ・リフレッシュ
JP3193039B2 (ja) * 1990-11-20 2001-07-30 キヤノン株式会社 電子装置及び情報処理方法
JPH0511876A (ja) * 1990-12-25 1993-01-22 Mitsubishi Electric Corp デイジタル回路装置
JPH04236682A (ja) * 1991-01-18 1992-08-25 Mitsubishi Electric Corp マイクロコンピュータシステム
US5203003A (en) * 1991-03-28 1993-04-13 Echelon Corporation Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline
US5280605A (en) * 1991-05-03 1994-01-18 Intel Corporation Clock speed limiter for microprocessor
US5935253A (en) * 1991-10-17 1999-08-10 Intel Corporation Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5842029A (en) * 1991-10-17 1998-11-24 Intel Corporation Method and apparatus for powering down an integrated circuit transparently and its phase locked loop
JP3237926B2 (ja) * 1991-12-04 2001-12-10 シャープ株式会社 デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US5369771A (en) * 1991-12-23 1994-11-29 Dell U.S.A., L.P. Computer with transparent power-saving manipulation of CPU clock
US5630143A (en) * 1992-03-27 1997-05-13 Cyrix Corporation Microprocessor with externally controllable power management
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5345564A (en) * 1992-03-31 1994-09-06 Zilog, Inc. Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
JP2988781B2 (ja) * 1992-05-22 1999-12-13 シャープ株式会社 コンピュータシステム用電力制御装置
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5457781A (en) * 1993-01-04 1995-10-10 Amdahl Corporation System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
DE4447848B4 (de) * 1993-06-30 2005-10-27 Intel Corporation, Santa Clara Taktverteilungssystem für einen Mikroprozessor
GB2315580B (en) * 1993-06-30 1998-03-25 Intel Corp Apparatus for power management of an integrated circuit device
US5579206A (en) * 1993-07-16 1996-11-26 Dallas Semiconductor Corporation Enhanced low profile sockets and module systems
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
JP2636695B2 (ja) * 1993-08-03 1997-07-30 日本電気株式会社 パイプライン処理回路
US5587675A (en) * 1993-08-12 1996-12-24 At&T Global Information Solutions Company Multiclock controller
US5894577A (en) * 1993-09-22 1999-04-13 Advanced Micro Devices, Inc. Interrupt controller with external in-service indication for power management within a computer system
US5677849A (en) * 1993-11-08 1997-10-14 Cirrus Logic, Inc. Selective low power clocking apparatus and method
US5477409A (en) * 1993-11-24 1995-12-19 Vlsi Technology Inc. Fusion heat sink for integrated circuit
SG48805A1 (en) * 1994-02-04 1998-05-18 Intel Corp Method and apparatus for control of power consumption in a computer system
WO1995028671A1 (en) * 1994-04-18 1995-10-26 Green Logic Inc. An improved system logic controller for digital computers
JP3467631B2 (ja) * 1994-06-07 2003-11-17 株式会社ルネサステクノロジ ロジックｌｓｉ
US5513361A (en) * 1994-07-25 1996-04-30 Intel Corporation Method and apparatus for reducing power consumption of a fan in a computer system
JP3468592B2 (ja) * 1994-08-10 2003-11-17 富士通株式会社 クロック信号発生回路
US5592111A (en) * 1994-12-14 1997-01-07 Intel Corporation Clock speed limiter for an integrated circuit
JP3467880B2 (ja) * 1994-12-26 2003-11-17 ソニー株式会社 クロック信号発生装置
US5838929A (en) * 1995-06-01 1998-11-17 Ast Research, Inc. Upgrade CPU module with integral power supply
US5579356A (en) * 1995-07-28 1996-11-26 Micron Quantum Devices, Inc. Timer circuit with programmable decode circuitry
US5661673A (en) * 1995-08-31 1997-08-26 National Semiconductor Corporation Power efficient booth multiplier using clock gating
US5723995A (en) * 1995-12-20 1998-03-03 Intel Corporation Method for eliminating process variation timing skews in a source synchronous design
US5821784A (en) * 1995-12-29 1998-10-13 Intel Corporation Method and apparatus for generating 2/N mode bus clock signals
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
US5774703A (en) * 1996-01-05 1998-06-30 Motorola, Inc. Data processing system having a register controllable speed
US5850557A (en) 1996-05-10 1998-12-15 Intel Corporation Method and apparatus for reducing bus bridge thrashing by temporarily masking agent requests to allow conflicting requests to be completed
US5862373A (en) * 1996-09-06 1999-01-19 Intel Corporation Pad cells for a 2/N mode clocking scheme
US5826067A (en) * 1996-09-06 1998-10-20 Intel Corporation Method and apparatus for preventing logic glitches in a 2/n clocking scheme
JP3234787B2 (ja) * 1996-12-02 2001-12-04 株式会社東海理化電機製作所 コンピュータ監視装置
US5949261A (en) 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
CN1157641C (zh) * 1997-09-03 2004-07-14 松下电器产业株式会社 处理器
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
JPH11327899A (ja) * 1998-05-14 1999-11-30 Mitsubishi Electric Corp データ処理装置及びデータ処理方法
US6125440A (en) * 1998-05-21 2000-09-26 Tellabs Operations, Inc. Storing executing instruction sequence for re-execution upon backward branch to reduce power consuming memory fetch
US6205518B1 (en) 1998-08-05 2001-03-20 International Business Machines Corporation Apparatus and method for reducing power consumption in a data processor executing an application code
US6272642B2 (en) 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6415387B1 (en) 1998-12-14 2002-07-02 International Business Machines Corporation Low power mode computer with simplified power supply
US6434704B1 (en) 1999-08-16 2002-08-13 International Business Machines Corporation Methods for improving the efficiency of clock gating within low power clock trees
US6665802B1 (en) 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller
WO2001093051A1 (en) * 2000-05-30 2001-12-06 Matsushita Electric Industrial Co., Ltd. Data processing system, and data processing method
US6536024B1 (en) 2000-07-14 2003-03-18 International Business Machines Corporation Method for making integrated circuits having gated clock trees
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US6934728B2 (en) 2001-06-01 2005-08-23 Microchip Technology Incorporated Euclidean distance instructions
US20020184566A1 (en) 2001-06-01 2002-12-05 Michael Catherwood Register pointer trap
US6985986B2 (en) 2001-06-01 2006-01-10 Microchip Technology Incorporated Variable cycle interrupt disabling
US6976158B2 (en) 2001-06-01 2005-12-13 Microchip Technology Incorporated Repeat instruction with interrupt
US7003543B2 (en) 2001-06-01 2006-02-21 Microchip Technology Incorporated Sticky z bit
US7020788B2 (en) * 2001-06-01 2006-03-28 Microchip Technology Incorporated Reduced power option
US6952711B2 (en) 2001-06-01 2005-10-04 Microchip Technology Incorporated Maximally negative signed fractional number multiplication
US6975679B2 (en) 2001-06-01 2005-12-13 Microchip Technology Incorporated Configuration fuses for setting PWM options
US6937084B2 (en) 2001-06-01 2005-08-30 Microchip Technology Incorporated Processor with dual-deadtime pulse width modulation generator
US7467178B2 (en) 2001-06-01 2008-12-16 Microchip Technology Incorporated Dual mode arithmetic saturation processing
US7007172B2 (en) 2001-06-01 2006-02-28 Microchip Technology Incorporated Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection
US6768362B1 (en) 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
SE522231C2 (sv) * 2002-04-10 2004-01-27 Axis Ab Bildalstringsanordning och timinggenerator
JP2004078581A (ja) * 2002-08-19 2004-03-11 Nec Corp 通信データ処理回路
US7725799B2 (en) * 2005-03-31 2010-05-25 Qualcomm Incorporated Power savings in hierarchically coded modulation
US7386747B2 (en) * 2005-05-10 2008-06-10 Qualcomm Incorporated Method and system for reducing power consumption of a programmable processor
US7882380B2 (en) * 2006-04-20 2011-02-01 Nvidia Corporation Work based clock management for display sub-system
US7937606B1 (en) 2006-05-18 2011-05-03 Nvidia Corporation Shadow unit for shadowing circuit status
GB2493416B (en) 2012-05-24 2014-04-23 Broadcom Corp Apparatus and method for synchronising signals
US10847780B2 (en) * 2016-09-16 2020-11-24 Pacesetter, Inc. Battery electrode and methods of making
US12443216B2 (en) * 2023-05-16 2025-10-14 Groq, Inc. Generation of clock waveforms based on decoded instructions for more efficient power management in high-speed processors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753014A (en) * 1971-03-15 1973-08-14 Burroughs Corp Fast inhibit gate with applications
US3919695A (en) * 1973-12-26 1975-11-11 Ibm Asynchronous clocking apparatus
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
US4090247A (en) * 1975-08-11 1978-05-16 Arthur D. Little, Inc. Portable data entry device
US4084262A (en) * 1976-05-28 1978-04-11 Westinghouse Electric Corporation Digital monitor having memory readout by the monitored system
US4164666A (en) * 1976-06-08 1979-08-14 Toyko Shibaura Electric Co., Ltd. Electronic apparatus using complementary MOS transistor dynamic clocked logic circuits
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
GB1536046A (en) * 1976-06-30 1978-12-20 Ibm Data processing system power control
US4285043A (en) * 1976-09-21 1981-08-18 Sharp Kabushiki Kaisha Power transmission controller for electronic calculators
US4348743A (en) * 1976-09-27 1982-09-07 Mostek Corporation Single chip MOS/LSI microcomputer with binary timer
US4143417A (en) * 1976-10-21 1979-03-06 The Singer Company Portable data-gathering apparatus formed by modular components having operate-standby modes
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device
US4171539A (en) * 1977-12-19 1979-10-16 The Bendix Corporation Power strobed digital computer system
US4164786A (en) * 1978-04-11 1979-08-14 The Bendix Corporation Apparatus for expanding memory size and direct memory addressing capabilities of digital computer means
US4203153A (en) * 1978-04-12 1980-05-13 Diebold, Incorporated Circuit for reducing power consumption in battery operated microprocessor based systems
JPS54144152A (en) * 1978-04-28 1979-11-10 Sharp Corp Integrated circuit device
JPS5518931A (en) * 1978-07-26 1980-02-09 Citizen Watch Co Ltd Electronic watch of liquid crystal dispaly
JPS5547549A (en) * 1978-09-28 1980-04-04 Nippon Texas Instr Kk Low power consumption microcomputer
US4316247A (en) * 1979-10-30 1982-02-16 Texas Instruments, Inc. Low power consumption data processing system
JPH1052278A (ja) * 1997-03-31 1998-02-24 Takara Shuzo Co Ltd 機能性ポリペプチドの製造方法

Also Published As

Publication number Publication date
DE3175422D1 (en) 1986-11-06
JPS5775335A (en) 1982-05-11
EP0050844B1 (en) 1986-10-01
EP0050844A1 (en) 1982-05-05
US4615005A (en) 1986-09-30

Similar Documents

Publication Publication Date Title
JPH0157811B2 (ja)
EP1286248B1 (en) Semiconductor device with hardware mechanism for proper clock control
US8214662B2 (en) Multiprocessor control unit, control method performed by the same, and integrated circuit
US6725457B1 (en) Semaphore enhancement to improve system performance
US6981163B2 (en) Method and apparatus for power mode transition in a multi-thread processor
US5630145A (en) Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
US20020161941A1 (en) System and method for efficiently performing a data transfer operation
US5842028A (en) Method for waking up an integrated circuit from low power mode
JPH04257932A (ja) ディジタルシグナルプロセッサのエミュレート用チップ
JP2003515221A (ja) 低電力システムにおけるバス裁定
KR0136019B1 (ko) 정보 처리 장치
JPH10133714A (ja) 集積回路装置
JPH07281782A (ja) クロック制御回路
JPS6312286B2 (ja)
JPH0214308A (ja) データ処理装置
JP2010140319A (ja) 半導体装置
JPH0512728B2 (ja)
JPS63100522A (ja) デ−タ処理装置におけるクロツク信号供給制御方法
US20010005870A1 (en) External bus control system
JPS6258348A (ja) メモリコントロ−ル集積回路
JPS58205258A (ja) デ−タ処理装置
JP2001117862A (ja) マイクロコンピュータ
JPH11288377A (ja) 割り込み制御装置
JPS6054065A (ja) 同期制御装置
JPH07295956A (ja) マイクロコントローラ