JPH065520B2 - 効率的データ転送機能を有するコンピユータ・システムおよび効率的データ転送方法 - Google Patents

効率的データ転送機能を有するコンピユータ・システムおよび効率的データ転送方法

Info

Publication number
JPH065520B2
JPH065520B2 JP1246621A JP24662189A JPH065520B2 JP H065520 B2 JPH065520 B2 JP H065520B2 JP 1246621 A JP1246621 A JP 1246621A JP 24662189 A JP24662189 A JP 24662189A JP H065520 B2 JPH065520 B2 JP H065520B2
Authority
JP
Japan
Prior art keywords
memory
idaw
data transfer
data
indirect data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1246621A
Other languages
English (en)
Other versions
JPH02173853A (ja
Inventor
シヨーン・マイケル・ランベス
リイ・パトリツク・プリイセル
ウイリアム・ダニエル・タララ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02173853A publication Critical patent/JPH02173853A/ja
Publication of JPH065520B2 publication Critical patent/JPH065520B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明はデータ処理分野に関し、さらに詳しくは比較的
なデータ転送処置の可能なコンピユータ・システムに関
する。
Ｂ．従来技術およびその問題点 ＩＢＭシステム／３７０のような一般的なコンピユータ
システムの処理においてはメモリ中のデータはコンピユ
ータ・システムにより直接あるいは間接的にアドレスさ
れる。直接アドレス指定はホストによるプグラム読み出
し処理で使用される。間接アドレス指定はデータの読み
書きを行うアプリケーション及びユーティリティ・プロ
グラムによって使用される、チャネル間接データ・アド
レス指定は一つのチャネル・コマンド・ワード（ＣＣ
Ｗ）が、システムメモリにおける非連続ページにまたが
るデータの転送を制御することを許容する。チャネル間
接データ・アドレス指定はＣＣＷのフラグビットにより
指定される。このフラグ・ビットが１であれば、データ
・アドレスフィールドが直接データ・アドレスに使用さ
れないことを示す。その場合、データ・アドレス・フィ
ールドはシステム・メモリ中のデータ領域を指示する絶
対アドレスを有する間接データ・アドレス・ワード（Ｉ
ＤＡＷ）の位置を示す。ＩＤＡＷはシステム・メモリ中
のいかなる位置をもアドレスする能力を有し、非連続処
理と同様連続処理にも使用できる。システム／３７０の
ＩＤＡＷについては“ＩＢＭ Ｓｙｓｔｅｍ／３７０
Principles of Operation"ＧＡ２２−７０００−９の１
２−４５から１２−４６頁に詳細に記載されている。
システム／３７０あるいはこれに類似する装置において
は、最大限可能な長さのデータを転送するようにＩＤＡ
Ｗを使用している。従来のシステム／３７０の入出力制
御装置はこれらのＩＤＡＷを一度に一つの処理してい
る。各ＩＤＡＷの処理に際しては直接メモリ・アクセス
（ＤＭＡ）処理が実行されなければならない。ＤＭＡ処
理はシステム・メモリと入出力制御装置間のデータ転送
をプロセッサの介在なしに実行できる。ＩＤＡＷの実行
ごとにＤＭＡ処理が実行されなければならないというこ
とは、すなわちＤＭＡの転送長さはＩＤＡＷの転送長さ
に規制されるということである。これは無駄な制限であ
り、ＤＭＡ処理の数が抑えられればパフォーマンスは向
上できる。
Ｃ．発明の概要 本発明の目的は効率的なデータ転送処理をコンピユータ
・システムを提供することである。
さらに、コンピユータ・システムにおけるＤＭＡ処理の
数を減少させること、 そして、コンピユータ・システムにおけるＤＭＡ処理の
数を減少させるために効率的にＩＤＡＷ処理を実行する
ことである。
システム・メモリ、中央処理装置、入出力制御装置、そ
して少なくとも１つのデバイスを有するコンピユータ・
システムにより本発明は達成される。中央処理装置がシ
ステム・メモリとデバイス間においてデータ転送を行お
うとするとき、ＩＤＡＷコマンドを入出力制御装置（Ｉ
／Ｏコントローラ）へ送る。各々のＩＤＡＷコマンドに
対する直接メモリ・アクセス（ＤＭＡ）処理の実行の代
わりに、ＩＤＡＷ先見（ＩＤＡＷ look ahead）手順が
開始される。ここで、「先見」という動作は、本来、後
で処理される次のＩＤＡＷコマンドのアドレスを、所定
の場合に現ＩＤＡＷとともに先にチェックして処理する
動作を示す。この手順の中でＩ／ＯコントローラはＩＤ
ＡＷコマンドによって指示されたシステム・メモリのシ
ステム・アドレスが連続であるかどうかをチェックす
る。もし連続であれば連続的なシステム・アドレスを特
定する複数のＩＤＡＷを最大ＤＭＡ転送長まで連結す
る。この手順によって、システム・メモリへ送られるＤ
ＭＡ処理の数は減少され、コンピユータ・システムはよ
り効率的なデータ転送を行うことが可能となる。ここで
示す実施例ではコンピユータ・システムとしてＩＢＭシ
ステム／３７０を使用しているが、本発明は間接データ
・アドレス指定を実行するコンピユータ・システムに適
用可能である。
Ｄ．実施例 第１図は本発明に係るコンピユータ・システムのブロッ
ク図である。この最適実施例のホスト・コンピュータＩ
／Ｏコントローラ及びデバイスを備えたＩＢＭシステム
３７０であるが、間接アドレス指定を行うコンピユータ
・システムであれば他のものでもよい。コンピユータ・
システム１０はシステム・メモリ３０に接続された中央
処理装置１１を有する。システム・メモリ３０はデータ
転送処理を制御するＩ／Ｏメモリ・インターフェース４
０を有する。Ｉ／Ｏメモリ・インターフェース４０は同
時に実行され得るＩ／Ｏコントローラ２０及びホストＣ
ＰＵ１１によるシステム・メモリ・アクセスを制御す
る。Ｉ／Ｏメモリ・インターフェース４０はシステムＩ
／Ｏバス１４を介してＩ／Ｏコントローラ２０に接続さ
れている。望ましい実施例ではＩ／Ｏコントローラ２０
はＩＢＭ ９３７０ ＤＡＳＤ／Ｔａｐｅ サブシステ
ム・コントローラであるが、本発明の概念に合致すれば
他のコントローラを使用してもよい。Ｉ／Ｏコントロー
ラ２０の詳細は第２図に示されている。第１図において
Ｉ／Ｏコントローラ１つがシステムＩ／Ｏバス１４に接
続されているが実際は複数のＩ／Ｏコントローラが接続
される。
さらに第１図ではＩ／Ｏコントローラ２０はデバイス・
バス１５を介してデバイス１６に接続されている。望ま
しい実施例におけるデバイス１６はＩＢＭ９３３２ある
いは９３３５のようなＤＡＳＤユニット、またはＩＢＭ
９３４７のようなテープ・ユニットである。また、デバ
イス１６はシステム・メモリにアクセスするプリンタ、
ディスプレイ、プロッタ等の機器でもよい。第１図にお
いてはデバイス・バス１５に接続されたデバイスは１つ
であるが実際には複数のデバイスの接続が考えられる。
第２図は本発明のＩ／Ｏコントローラ２０の詳細を示す
ブロック図である。システム・アダプタ２１はシステム
Ｉ／Ｏバス１４及びＤＭＡバス２２に接続されている。
システム・アダプタ２１はホスト・コンピュータ５０と
Ｉ／Ｏコントローラ２０間のシステムＩ／Ｏバス１４を
介したデータ及びコマンドの転送に要求されるインタフ
ェース機能を供給する。ＤＭＡバス２２はシステム・ア
ダプタ２１をコントロール・プロセッサ２３、コントロ
ール・ストア２４、データ転送コントロール２５、ＤＭ
Ａデータ記憶装置２６、そしてデバイス・アダプタ２７
に接続している。コントロール・プロセッサ２３はコン
トロール・ストア２４中にあるマイクロコード命令の実
行によってＩ／Ｏコントローラ２０の基本機能の動作制
御をする。
コントロール・ストア２４はＩ／Ｏコントローラ２０を
制御して本発明におけるデータ転送処理に必要とされる
機能を提供するマイクロコードを保持している。データ
転送コントロール２５はシステム・アダプタ２１、ＤＭ
Ａデータ記憶装置２６、及びデバイス・アダプタ２７の
ＤＭＡバス２２を介してのデータ転送あるいはＤＭＡ機
能の調整を行う。ＤＭＡデータ記憶装置２６はＤＭＡ処
理の間、データ・バッファとして使用される。デバイス
・アダプタ２７はデバイス・バス１５に接続され、Ｉ／
Ｏコントローラ２０とデバイス１６間のデータ及びコマ
ンドの転送に要求されるインタフェース機能を提供す
る。
第３図に、ＣＰＵ１１から発生し連続するシステム・ア
ドレスを特定する複数の間接データ・アドレス・ワード
・コマンドがいかにして本発明に従って１つの直接メモ
リ・アクセス処理に結合されるかを示した。望ましいこ
の実施例においてはＣＰＵ１１がコマンドをＩ／Ｏコン
トローラ２０に送るときにＩＤＡＷコマンドは最大２Ｋ
バイトまでの長さをとることができる。この２Ｋバイト
の最大長さは固定される値ではなく、本発明の概念内で
あればこれより多くても少なくてもよい。ＣＰＵ１１が
４つのＩＤＡＷコマンド１０１〜１０４をＩ／Ｏコント
ローラ２０へ転送する場合を考えられる。各々は２Ｋバ
イト長である。ＩＤＡＷ１０１はシステム・メモリ３０
のシステム・アドレス３１を提供する。ＩＤＡＷ１０２
はシステム・メモリ３０のシステム・アドレス３１に連
続するシステム・アドレス３２を指定する。同様にＩＤ
ＡＷ１０３で指定されるシステム・アドレス３３はＩＤ
ＡＷ１０２で指定されるシステム・アドレス３２に連続
し、ＩＤＡＷ１０４で指定されるシステム・アドレス３
４はＩＤＡＷ１０３で指定されるシステム・アドレス３
３に連続する。
実施例において、コンピュータ・システム１０は４Ｋバ
イトの最大ＤＭＡ転送長を有する。これは第３図のコラ
ムＡに表わされている。Ｉ／Ｏコントローラ２０が後に
述べるＩＤＡＷ先見手順を実行するとき、ＩＤＡＷ１０
１とＩＤＡＷ１０２はＤＭＡ処理１５１に結合され、Ｉ
ＤＡＷ１０３とＩＤＡＷ１０４はＤＭＡ処理１５２に結
合される。ＩＤＡＷ１０１〜１０４を扱うＤＭＡ処理の
数は第３図コラムＡで見られる実施例においては４から
２へ減じられる。第３図コラムＢはコンピュータ・シス
テム１０が８ＫバイトのＤＭＡ転送長さを有する場合で
ある。ここでは、ＩＤＡＷ１０１〜１０４は１つのＤＭ
Ａ処理１６１に結合される。第３図コラムＢの例ではＩ
ＤＡＷ１０１〜１０４を扱うのに要求されるＤＭＡ処理
は４から１へ減ぜられる。ＤＭＡ転送長はかなり大きく
することができ、例えば２５６Ｋバイト以上も可能であ
る。本発明の概念はそのような場合にも適用される。
第４図は本発明における間接データ・アドレス・ワード
先見手順を示す図である。本実施例においては、ＩＤＡ
Ｗ先見手順はコントロール・ストア２４中のマイクロコ
ード命令の実行に従って、コントロール・プロセッサ２
３によって実行される。他の例ではＩＤＡＷ先見手順を
Ｉ／Ｏコントローラ２０のデータ転送コントロール・ブ
ロック２５によってハードウェア中で実行させることも
可能である。ＣＰＵ１１が第１(first)ＩＤＡＷコマン
ド（ＩＤＡＷ（Ｘ））をＩ／Ｏコントローラ２０へ送る
と、ＩＤＡＷ先見手順はブロック２００においてFirst
＝Ｘをセットし、ブロック２０１において、ＬＥＮ値を
ＩＤＡＷ（Ｘ）の長さに等しくする。ブロック２０２で
はＬＥＮがＤＭＡ転送長の最大値より小かがチェックさ
れ、さらに新たな処理すべきＩＤＡＷが存続するかがチ
ェックされる。実施例においてはこのＤＭＡ転送の最大
長は４Ｋバイトであるが、これはコンピュータ・システ
ムにより異なってくるものである。例えば先に述べた第
３図コラムＢの例では８Ｋバイトの最大ＤＭＡ転送長を
待つ。
ＬＥＮが最大ＤＭＡ転送長に比較して大または等しい
か、あるいはあるいはさらに処理すべきＩＤＡＷが無い
とき、ブロック２０３においてＩＤＡＷ先見手順が修了
する。Ｉ／Ｏコントローラ２０とＩ／Ｏメモリ・インタ
フェース４０間の次のＤＭＡ処理の長さはＬＥＮまたは
最大ＤＭＡ転送長の短い方となる。もし、ＬＥＮが最大
ＤＭＡが転送長より小であり、他の処理すべきＩＤＡＷ
が存在すれば、ブロック２０４において動作が続行され
る。ブロック２０４はＣＰＵ１１からＩ／Ｏコントロー
ラ２０へ送られる次のＩＤＡＷコマンド（ＩＤＡＷ（Ｘ
＋１））の先見を行ない、２つのＩＤＡＷアドレスが連
続的であるかをチェックする。これはＬＥＮにＩＤＡＷ
（ＦＩＲＳＴ）アドレスを加算して、これがＩＤＡＷ
（Ｘ＋１）アドレスに等しくなるかをチェックすること
により行なわれる。もしそうでなければＩＤＡＷ先見手
順はブロック２０３で修了し、システム・メモリ３０に
送られる次のＤＭＡ処理の長さはＬＥＮまたは最大ＤＭ
Ａ転送長の短い方となる。
ブロック２０４が２つのＩＤＡＷアドレスが連続である
と判断したとき、ＩＤＡＷコマンドは１つの処理に結合
される。これはＩＤＡＷ（Ｘ＋１）の長さをＬＥＮに加
算することによって実行される。ブッロック２０５はＸ
＝Ｘ＋１とすることにより次のＩＤＡＷへ更新し、手続
はブロック２０２へ戻る。ブロック２０２、ブロック２
０４〜２０６は連続するシステム・メモリ・アドレスを
もつＩＤＡＷが最大ＤＭＡ転送長を超えない範囲で結合
できる限り繰り返される。これら２つの事象が起こると
き、または他の処理すべくＩＤＡＷが無いとき、ブロッ
ク２０３で動作は修了し、システム・メモリ３０へ転送
される次のＤＭＡの長さはＬＥＮまたは最大ＤＭＡ転送
長の短い方となる。
ＩＤＡＷは不連続メモリにまたがるページング処理によ
く使用される。２以上のＩＤＡＷが最大ＩＤＡＷ転送長
より大のシステムページには要求される。本発明を実行
すればＩＤＡＷはページサイズまで結合でき、１つのＤ
ＭＡ処理でシステム・メモリに転送できる。これが本発
明の第１の特徴であり、例えばシステム・ページが４Ｋ
バイトであれば本発明によって各ページについて少なく
とも２つのＩＤＡＷを効率的に結合することとなる。
Ｅ．発明の効果 上述のごとく本発明によればコンピュータ・システムに
おけるデータ転送を効率的に実行することが可能とな
る。
【図面の簡単な説明】
第１図は本発明の実施例において使用されるコンピュー
タ・システムを示すブロック図、第２図は同実施例の入
出力コントローラのブロック図、第３図は本発明に従っ
てデバイスからの連続システム・アドレスを持つ複数の
間接データ・アドレス・ワード・コマンドが１つの直接
メモリ・アドレス処理に結合される過程を示す図、第４
図は本発明における間接データ・アドレス・ワード先見
手順を示すフロー図である。 １０……コンピュータ・システム、１４……システムＩ
／Ｏバス、１５……デバイス・バス、１６……デバイ
ス、２０……Ｉ／Ｏコントローラ、２１……システム・
アダプタ、２２……ＤＭＡバス、２３……コントロール
・プロセッサ、２４……コントロール・ストア、２５…
…データ伝送コントローラ、２６……ＤＭＡデータ記憶
装置、２７……デバイス・アダプタ、３０……システム
・メモリ、４０……Ｉ／Ｏメモリ・インタフェース、５
０……ホスト・コンピュータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム・ダニエル・タララ アメリカ合衆国ミネソタ州ロチエスター、 オグデン・コート・ノース・イースト3516 番地

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】システム・アドレスを有するシステム・メ
    モリと； 上記システム・メモリに接続された中央処理装置と； 上記中央処理装置からの複数の間接データ・アドレス・
    ワード・コマンドを受領する装置と； 上記間接データ・アドレス・ワード・コマンド中で指定
    されるシステム・アドレスが連続的であるとき上記間接
    データ・アドレス・ワード・コマンドを結合する手段
    と； 上記結合された間接データ・アドレス・ワード・コマン
    ドによって指定されるシステム・メモリへ、およびシス
    テム・メモリからデータ転送を行う手段とを有すること
    を特徴とする効率的データ転送機能を有するコンピユー
    タ・システム。
  2. 【請求項２】システム・アドレスを有するシステム・メ
    モリと中央処理装置とに接続され； 上記中央処理装置からの複数の間接データ・アドレス・
    ワード・コマンドを受領する装置と； 上記間接データ・アドレス・ワード・コマンド中で指定
    されるシステム・アドレスが連続的であるとき上記間接
    データ・アドレス・ワード・コマンドを結合する手段
    と； 上記結合された間接データ・アドレス・ワード・コマン
    ドによって指定されるシステム・メモリへ、およびシス
    テム・メモリからデータ転送を行う手段とを有すること
    を特徴とする入出力コントローラ。
  3. 【請求項３】システム・アドレスを有するシステム・メ
    モリと、上記システム・メモリに接続された中央処理装
    置と、上記システム・メモリに接続された中央処理装置
    と、上記システム、メモリに接続された入出力コントロ
    ーラとからなるコンピユータ・システムにおけるデータ
    転送方法に関し； 上記入出力コントローラが上記中央処理装置からの複数
    の間接データ・アドレス・ワード・コマンドを受領する
    ステップ； 上記間接データ・アドレス・ワード・コマンド中で指定
    されるシステム・アドレスが連続的であるとき上記間接
    データ・アドレス・ワード・コマンドを上記入出力コン
    トローラにおいて結合するステップ； 上記結合された間接データ・アドレス・ワード・コマン
    ドによって指定されるシステム・メモリへ、およびシス
    テム・メモリからデータ転送を上記入出力コントローラ
    により実行するステップとからなることを特徴とするコ
    ンピユータ・システムにおける効率的データ転送方法。
JP1246621A 1988-12-15 1989-09-25 効率的データ転送機能を有するコンピユータ・システムおよび効率的データ転送方法 Expired - Lifetime JPH065520B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/284,958 US5016160A (en) 1988-12-15 1988-12-15 Computer system having efficient data transfer operations
US284958 1988-12-15

Publications (2)

Publication Number Publication Date
JPH02173853A JPH02173853A (ja) 1990-07-05
JPH065520B2 true JPH065520B2 (ja) 1994-01-19

Family

ID=23092180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1246621A Expired - Lifetime JPH065520B2 (ja) 1988-12-15 1989-09-25 効率的データ転送機能を有するコンピユータ・システムおよび効率的データ転送方法

Country Status (3)

Country Link
US (1) US5016160A (ja)
EP (1) EP0374074A3 (ja)
JP (1) JPH065520B2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163655A (ja) * 1990-10-26 1992-06-09 Mitsubishi Electric Corp 入出力装置
US5740465A (en) * 1992-04-08 1998-04-14 Hitachi, Ltd. Array disk controller for grouping host commands into a single virtual host command
US5875442A (en) * 1992-08-03 1999-02-23 International Business Machines Corporation Method and apparatus for enhancing access to a remote database employing dynamic buffer management
US5299315A (en) * 1992-09-17 1994-03-29 International Business Machines Corp. Personal computer with programmable threshold FIFO registers for data transfer
US5517670A (en) * 1992-12-30 1996-05-14 International Business Machines Corporation Adaptive data transfer channel employing extended data block capability
US5682551A (en) * 1993-03-02 1997-10-28 Digital Equipment Corporation System for checking the acceptance of I/O request to an interface using software visible instruction which provides a status signal and performs operations in response thereto
JP3549003B2 (ja) * 1993-08-31 2004-08-04 株式会社日立製作所 情報送出装置および情報送出／受信システム
US5841963A (en) * 1994-06-08 1998-11-24 Hitachi, Ltd. Dual information processing system having a plurality of data transfer channels
US5860022A (en) * 1994-07-26 1999-01-12 Hitachi, Ltd. Computer system and method of issuing input/output commands therefrom
US5864712A (en) * 1995-03-17 1999-01-26 Lsi Logic Corporation Method and apparatus for controlling (N+I) I/O channels with (N) data managers in a homogenous software programmable environment
DE69614291T2 (de) * 1995-03-17 2001-12-06 Lsi Logic Corp., Fort Collins (n+i) Ein/Ausgabekanälesteuerung, mit (n) Datenverwaltern, in einer homogenen Software-Programmierbetriebsumgebung
US5924126A (en) * 1995-05-15 1999-07-13 Nvidia Method and apparatus for providing address translations for input/output operations in a computer system
US5758182A (en) * 1995-05-15 1998-05-26 Nvidia Corporation DMA controller translates virtual I/O device address received directly from application program command to physical i/o device address of I/O device on device bus
US6121742A (en) * 1998-03-20 2000-09-19 Seagate Technology Llc Control scheme for multi-actuator disc drive
US6549211B1 (en) 1999-12-29 2003-04-15 Intel Corporation System and method for increasing the efficiency and reliability of the storage of sequential data
US7200692B2 (en) * 2004-03-10 2007-04-03 Cisco Technology, Inc. PVDM (packet voice data module) generic bus
KR101121592B1 (ko) * 2004-08-17 2012-03-12 실리콘 하이브 비.브이. 버스트 판독기록 동작을 구비한 처리 장치
US20080043563A1 (en) * 2006-08-15 2008-02-21 International Business Machines Corporation Flexibly controlling the transfer of data between input/output devices and memory
US7500023B2 (en) * 2006-10-10 2009-03-03 International Business Machines Corporation Facilitating input/output processing by using transport control words to reduce input/output communications
US7502873B2 (en) * 2006-10-10 2009-03-10 International Business Machines Corporation Facilitating access to status and measurement data associated with input/output processing
US8312189B2 (en) * 2008-02-14 2012-11-13 International Business Machines Corporation Processing of data to monitor input/output operations
US7840717B2 (en) * 2008-02-14 2010-11-23 International Business Machines Corporation Processing a variable length device command word at a control unit in an I/O processing system
US8478915B2 (en) 2008-02-14 2013-07-02 International Business Machines Corporation Determining extended capability of a channel path
US7899944B2 (en) * 2008-02-14 2011-03-01 International Business Machines Corporation Open exchange limiting in an I/O processing system
US8196149B2 (en) * 2008-02-14 2012-06-05 International Business Machines Corporation Processing of data to determine compatability in an input/output processing system
US8095847B2 (en) * 2008-02-14 2012-01-10 International Business Machines Corporation Exception condition handling at a channel subsystem in an I/O processing system
US7890668B2 (en) * 2008-02-14 2011-02-15 International Business Machines Corporation Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US8214562B2 (en) * 2008-02-14 2012-07-03 International Business Machines Corporation Processing of data to perform system changes in an input/output processing system
US7840718B2 (en) * 2008-02-14 2010-11-23 International Business Machines Corporation Processing of data to suspend operations in an input/output processing log-out system
US7908403B2 (en) * 2008-02-14 2011-03-15 International Business Machines Corporation Reserved device access contention reduction
US7904605B2 (en) * 2008-02-14 2011-03-08 International Business Machines Corporation Computer command and response for determining the state of an I/O operation
US8082481B2 (en) * 2008-02-14 2011-12-20 International Business Machines Corporation Multiple CRC insertion in an output data stream
US7937507B2 (en) * 2008-02-14 2011-05-03 International Business Machines Corporation Extended measurement word determination at a channel subsystem of an I/O processing system
US9052837B2 (en) 2008-02-14 2015-06-09 International Business Machines Corporation Processing communication data in a ships passing condition
US7917813B2 (en) * 2008-02-14 2011-03-29 International Business Machines Corporation Exception condition determination at a control unit in an I/O processing system
US8001298B2 (en) * 2008-02-14 2011-08-16 International Business Machines Corporation Providing extended measurement data in an I/O processing system
US7941570B2 (en) 2008-02-14 2011-05-10 International Business Machines Corporation Bi-directional data transfer within a single I/O operation
US8176222B2 (en) * 2008-02-14 2012-05-08 International Business Machines Corporation Early termination of an I/O operation in an I/O processing system
US8166206B2 (en) * 2008-02-14 2012-04-24 International Business Machines Corporation Cancel instruction and command for determining the state of an I/O operation
US8117347B2 (en) 2008-02-14 2012-02-14 International Business Machines Corporation Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
US8108570B2 (en) * 2008-02-14 2012-01-31 International Business Machines Corporation Determining the state of an I/O operation
KR101460114B1 (ko) * 2008-03-10 2014-11-10 삼성전자주식회사 기억장치 직접 접근을 위한 메모리 할당 방법 및 이를 위한단말기
US7904606B2 (en) * 2008-07-31 2011-03-08 International Business Machines Corporation Transport control channel program chain linked branching
US8055807B2 (en) * 2008-07-31 2011-11-08 International Business Machines Corporation Transport control channel program chain linking including determining sequence order
US7937504B2 (en) * 2008-07-31 2011-05-03 International Business Machines Corporation Transport control channel program message pairing
US7941574B2 (en) * 2008-08-11 2011-05-10 International Business Machines Corporation CKD partial record handling
US8332542B2 (en) * 2009-11-12 2012-12-11 International Business Machines Corporation Communication with input/output system devices
US8380922B1 (en) 2010-06-25 2013-02-19 Western Digital Technologies, Inc. Data storage device comprising host interface state machine blocking on target logical block address
US9021155B2 (en) 2011-06-01 2015-04-28 International Business Machines Corporation Fibre channel input/output data routing including discarding of data transfer requests in response to error detection
US8738811B2 (en) 2011-06-01 2014-05-27 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364853B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8583988B2 (en) 2011-06-01 2013-11-12 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364854B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8677027B2 (en) 2011-06-01 2014-03-18 International Business Machines Corporation Fibre channel input/output data routing system and method
US8346978B1 (en) 2011-06-30 2013-01-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8549185B2 (en) 2011-06-30 2013-10-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8312176B1 (en) 2011-06-30 2012-11-13 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8473641B2 (en) 2011-06-30 2013-06-25 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8918542B2 (en) 2013-03-15 2014-12-23 International Business Machines Corporation Facilitating transport mode data transfer between a channel subsystem and input/output devices
US8990439B2 (en) 2013-05-29 2015-03-24 International Business Machines Corporation Transport mode data transfer between a channel subsystem and input/output devices
JP7841291B2 (ja) * 2021-03-17 2026-04-07 富士通株式会社 情報処理装置，アクセス制御プログラム及びアクセス制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025771A (en) * 1974-03-25 1977-05-24 Hughes Aircraft Company Pipe line high speed signal processor
US3967104A (en) * 1974-11-26 1976-06-29 Texas Instruments Incorporated Direct and indirect addressing in an electronic digital calculator
US4056843A (en) * 1976-06-07 1977-11-01 Amdahl Corporation Data processing system having a plurality of channel processors
SE403322B (sv) * 1977-02-28 1978-08-07 Ellemtel Utvecklings Ab Anordning i en styrdator for forkortning av exekveringstiden for instruktioner vid indirekt adressering av ett dataminne
JPS586173B2 (ja) * 1978-01-20 1983-02-03 株式会社日立製作所 チャネル制御方式
JPS5911135B2 (ja) * 1979-01-17 1984-03-13 株式会社日立製作所 デ−タ処理システムのデ−タ転送方式
US4368513A (en) * 1980-03-24 1983-01-11 International Business Machines Corp. Partial roll mode transfer for cyclic bulk memory
JPS5725069A (en) * 1980-07-21 1982-02-09 Hitachi Ltd Vector data processing equipment
US4901232A (en) * 1983-05-19 1990-02-13 Data General Corporation I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor
US4564903A (en) * 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors

Also Published As

Publication number Publication date
JPH02173853A (ja) 1990-07-05
US5016160A (en) 1991-05-14
EP0374074A2 (en) 1990-06-20
EP0374074A3 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
JPH065520B2 (ja) 効率的データ転送機能を有するコンピユータ・システムおよび効率的データ転送方法
US5644788A (en) Burst transfers using an ascending or descending only burst ordering
US5894579A (en) Power management system and method
JPH09160861A (ja) ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム
JP2003512670A (ja) 連結リストｄｍａ記述子アーキテクチャ
US20040186931A1 (en) Transferring data using direct memory access
JP3619532B2 (ja) 半導体集積回路装置
JPH09160862A (ja) ローカル・サイド及びホスト・サイドの間でデータ・ブロックを転送するためのステータス処理システム
JP3266470B2 (ja) 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム
US6640274B1 (en) Method and apparatus for reducing the disk drive data transfer interrupt service latency penalty
KR102462578B1 (ko) 주변장치 정보 프리페치를 이용한 인터럽트 제어기 및 이를 통한 인터럽트 처리 방법
US7694004B2 (en) Bit-granular writes of control registers
EP0787326B1 (en) System and method for processing of memory data and communication system comprising such system
KR920007949B1 (ko) 컴퓨터 주변장치 제어기
JP2599184B2 (ja) Ｄｍａｃのリード転送制御装置
JP3936694B2 (ja) 半導体集積回路装置および半導体集積回路装置のデータ転送方法
JPH06250965A (ja) 入出力制御装置
JPH1166022A (ja) クラスタシステム
JP3353877B2 (ja) メモリ装置
JPH0239342A (ja) Ｒａｍディスクの記憶保全方式
JP2624519B2 (ja) 計算機システムにおける入出力装置の起動処理方法
JP2005110124A (ja) 画像転送方法、画像転送装置
JPS6118032A (ja) 外部メモリ制御装置
JPH01193960A (ja) 入出力制御方式
JPH0239341A (ja) Ｒａｍディスクの記憶保全装置