JPH065556A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065556A JPH065556A JP16517192A JP16517192A JPH065556A JP H065556 A JPH065556 A JP H065556A JP 16517192 A JP16517192 A JP 16517192A JP 16517192 A JP16517192 A JP 16517192A JP H065556 A JPH065556 A JP H065556A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- tungsten silicide
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000007789 gas Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 17
- 239000011261 inert gas Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000460 chlorine Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 6
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052794 bromium Inorganic materials 0.000 claims description 6
- 229910018503 SF6 Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 5
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】タングステンシリサイド膜のドライエッチング
に於いて、くびれのない垂直なエッチング形状を実現す
る。 【構成】上層のタングステンシリサイド膜４をドライエ
ッチングした後Ｓｉ基板を不活性ガスプラズマにさら
し、前エッチングステップで用いたガスの影響を除去し
たのち、下層のポリシリコン膜３のエッチングを行う。
に於いて、くびれのない垂直なエッチング形状を実現す
る。 【構成】上層のタングステンシリサイド膜４をドライエ
ッチングした後Ｓｉ基板を不活性ガスプラズマにさら
し、前エッチングステップで用いたガスの影響を除去し
たのち、下層のポリシリコン膜３のエッチングを行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にポリシリコン膜とタングステンシリサイド膜
の積層膜（タングステンポリサイド膜）のエッチング方
法に関する。
関し、特にポリシリコン膜とタングステンシリサイド膜
の積層膜（タングステンポリサイド膜）のエッチング方
法に関する。
【０００２】
【従来の技術】半導体装置の製造工程においてタングス
テンポリサイド膜は、ゲート電極や配線等に使用されて
いる。次にこのタングステンポリサイド膜のドライエッ
チング方法を図面を用いて説明する。
テンポリサイド膜は、ゲート電極や配線等に使用されて
いる。次にこのタングステンポリサイド膜のドライエッ
チング方法を図面を用いて説明する。
【０００３】まず図２（ａ）に示すように、Ｓｉ基板１
上にシリコン酸化膜２を介してポリシリコン膜３とタン
グステンシリサイド膜４を形成する。リソグラフィー技
術によりフォトレジスト膜５のマスクを形成する。次に
エッチング装置として、ＲＩＥ，又はμ波プラズマエッ
チャーを用い、エッチングガスとして塩素を含むガス
（Ｃｌ2 ，フロロクロロカーボン等）と六弗化硫黄（Ｓ
Ｆ6 ）の混合ガスを用い、図２（ｂ）に示すように、上
層のタングステンシリサイド膜４をエッチングする。
上にシリコン酸化膜２を介してポリシリコン膜３とタン
グステンシリサイド膜４を形成する。リソグラフィー技
術によりフォトレジスト膜５のマスクを形成する。次に
エッチング装置として、ＲＩＥ，又はμ波プラズマエッ
チャーを用い、エッチングガスとして塩素を含むガス
（Ｃｌ2 ，フロロクロロカーボン等）と六弗化硫黄（Ｓ
Ｆ6 ）の混合ガスを用い、図２（ｂ）に示すように、上
層のタングステンシリサイド膜４をエッチングする。
【０００４】次にそれに引きつづき同一チャンバー内で
塩素を含むガス（Ｃｌ2 ，フロロクロロカーボン等）又
は臭素（Ｂｒ）を含むガス（ＨＢｒ，ＣＢｒＦ3 等）と
Ｎ2又はＨｅの混合ガスを用いて、図２（ｃ）に示すよ
うに、下層のポリシリコン膜３のエッチングを行う。
塩素を含むガス（Ｃｌ2 ，フロロクロロカーボン等）又
は臭素（Ｂｒ）を含むガス（ＨＢｒ，ＣＢｒＦ3 等）と
Ｎ2又はＨｅの混合ガスを用いて、図２（ｃ）に示すよ
うに、下層のポリシリコン膜３のエッチングを行う。
【０００５】
【発明が解決しようとする課題】この従来のタングステ
ンポリサイド膜のドライエッチング方法では、タングス
テンシリサイド膜のエッチングに用いたＳＦ6 の残留分
が、次のポリシリコン膜のエッチングに影響をおよぼ
す。このため、タングステンシリサイド膜とポリシリコ
ン膜の界面にくびれが入ったり、ポリシリコン膜と下地
のシリコン酸化膜との選択比が低下し、シリコン酸化膜
が薄くなり半導体装置の特性が低下するという問題があ
った。
ンポリサイド膜のドライエッチング方法では、タングス
テンシリサイド膜のエッチングに用いたＳＦ6 の残留分
が、次のポリシリコン膜のエッチングに影響をおよぼ
す。このため、タングステンシリサイド膜とポリシリコ
ン膜の界面にくびれが入ったり、ポリシリコン膜と下地
のシリコン酸化膜との選択比が低下し、シリコン酸化膜
が薄くなり半導体装置の特性が低下するという問題があ
った。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を介してポリシリコン
膜とタングステンシリサイド膜とを順次形成する工程
と、前記タングステンシリサイド膜を臭素又は塩素を含
むガスと六弗化硫黄の混合ガスを用いるプラズマエッチ
ング法によりエッチングし前記ポリシリコン膜を露出さ
せる工程と、露出した前記ポリシリコン膜を不活性ガス
のプラズマにさらして前記六弗化硫黄のガスを除去した
のち該不活性ガスと臭素又は塩素を含むガスとの混合ガ
スを用いるプラズマエッチング法によりエッチングする
工程とを含むものである。
造方法は、半導体基板上に絶縁膜を介してポリシリコン
膜とタングステンシリサイド膜とを順次形成する工程
と、前記タングステンシリサイド膜を臭素又は塩素を含
むガスと六弗化硫黄の混合ガスを用いるプラズマエッチ
ング法によりエッチングし前記ポリシリコン膜を露出さ
せる工程と、露出した前記ポリシリコン膜を不活性ガス
のプラズマにさらして前記六弗化硫黄のガスを除去した
のち該不活性ガスと臭素又は塩素を含むガスとの混合ガ
スを用いるプラズマエッチング法によりエッチングする
工程とを含むものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、Ｓｉ基板１
上に厚さ１５ｎｍのシリコン酸化膜２を形成したのち、
ＣＶＤ法等により厚さ１５０ｎｍのＮ+ 型ポリシリコン
膜３と、厚さ１５０ｎｍのタングステンシリサイド膜４
を形成する。次にフォトレジスト膜５を形成したのちパ
ターニングしマスクを形成する。
上に厚さ１５ｎｍのシリコン酸化膜２を形成したのち、
ＣＶＤ法等により厚さ１５０ｎｍのＮ+ 型ポリシリコン
膜３と、厚さ１５０ｎｍのタングステンシリサイド膜４
を形成する。次にフォトレジスト膜５を形成したのちパ
ターニングしマスクを形成する。
【０００９】次にエッチング装置としてアノードカップ
ルの平行平板型エッチャーを用い、エッチングガス流量
ＨＢｒ；１００ｓｃｃｍ，ＳＦ6 ；５０ｓｃｃｍ，エッ
チング圧力３００ｍＴｏｒｒ，ＲＦパワー２５０Ｗの条
件で、図１（ｂ）に示すように、上層のタングステンシ
リサイド膜４をエッチングする。次にエッチング後の残
留ガスを排気したのちエッチングチャンバー内にＨｅを
５００ｓｃｃｍの流量で導入し、圧力５００ｍＴｏｒ
ｒ，ＲＦワパー２５０Ｗの条件で１０秒間放電させ、露
出したポリシリコン膜３をプラズマにさらした後、１０
秒間ガス排気を行う。引きつづきエッチングチャンバー
内にＨＢｒ；１５０ｓｃｃｍ，Ｈｅ；１００ｓｃｃｍの
流量で導入し、エッチング圧力２５０ｍＴｏｒｒ，ＲＦ
パワー２５０Ｗの条件にて下層のポリシリコン膜３のエ
ッチングを行う。
ルの平行平板型エッチャーを用い、エッチングガス流量
ＨＢｒ；１００ｓｃｃｍ，ＳＦ6 ；５０ｓｃｃｍ，エッ
チング圧力３００ｍＴｏｒｒ，ＲＦパワー２５０Ｗの条
件で、図１（ｂ）に示すように、上層のタングステンシ
リサイド膜４をエッチングする。次にエッチング後の残
留ガスを排気したのちエッチングチャンバー内にＨｅを
５００ｓｃｃｍの流量で導入し、圧力５００ｍＴｏｒ
ｒ，ＲＦワパー２５０Ｗの条件で１０秒間放電させ、露
出したポリシリコン膜３をプラズマにさらした後、１０
秒間ガス排気を行う。引きつづきエッチングチャンバー
内にＨＢｒ；１５０ｓｃｃｍ，Ｈｅ；１００ｓｃｃｍの
流量で導入し、エッチング圧力２５０ｍＴｏｒｒ，ＲＦ
パワー２５０Ｗの条件にて下層のポリシリコン膜３のエ
ッチングを行う。
【００１０】以上３ステップのエッチングにより、図１
（ｃ）に示す様な、垂直で下地酸化膜に対し高選択比の
タングステンポリサイド膜のドライエッチングが実現さ
れる。
（ｃ）に示す様な、垂直で下地酸化膜に対し高選択比の
タングステンポリサイド膜のドライエッチングが実現さ
れる。
【００１１】このように本実施例によれば、タングステ
ンシリサイド膜４のエッチングに用いたＳＦ6 を十分に
除去したのちポリシリコン膜３のエッチングを行うこと
により、従来ポリシリコン膜に形成されたくびれがなく
なり、しかも下地のシリコン酸化膜との選択比を２０程
度から約６０にまで高めたエッチングを行うことができ
る。
ンシリサイド膜４のエッチングに用いたＳＦ6 を十分に
除去したのちポリシリコン膜３のエッチングを行うこと
により、従来ポリシリコン膜に形成されたくびれがなく
なり、しかも下地のシリコン酸化膜との選択比を２０程
度から約６０にまで高めたエッチングを行うことができ
る。
【００１２】
【発明の効果】以上説明したように本発明は、上層のタ
ングステンシリサイド膜を塩素又は臭素を含むガスとＦ
Ｓ6 の混合ガスで高速にエッチングし、次に不活性ガス
のプラズマにさらしてエッチングチャンバー内のＳＦ6
の残留分をすばやく除去し、引きつづき臭素又は塩素を
含むガスと不活性ガスの混合ガスプラズマにより下層の
ポリシリコン膜をエッチングすることにより、前のエッ
チングステップの残留ガスの影響を受けずに、タングス
テンシリサイド膜とポリシリコン膜の界面にくびれがな
く、しかも下地酸化膜に対し高選択比のエッチングがで
きるため、特性の向上した半導体装置が得られるという
効果を有する。
ングステンシリサイド膜を塩素又は臭素を含むガスとＦ
Ｓ6 の混合ガスで高速にエッチングし、次に不活性ガス
のプラズマにさらしてエッチングチャンバー内のＳＦ6
の残留分をすばやく除去し、引きつづき臭素又は塩素を
含むガスと不活性ガスの混合ガスプラズマにより下層の
ポリシリコン膜をエッチングすることにより、前のエッ
チングステップの残留ガスの影響を受けずに、タングス
テンシリサイド膜とポリシリコン膜の界面にくびれがな
く、しかも下地酸化膜に対し高選択比のエッチングがで
きるため、特性の向上した半導体装置が得られるという
効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
１ Ｓｉ基板 ２ シリコン酸化膜 ３ ポリシリコン膜 ４ タングステンシリサイド膜 ５ フォトレジスト膜
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を介してポリシリ
コン膜とタングステンシリサイド膜とを順次形成する工
程と、前記タングステンシリサイド膜を臭素又は塩素を
含むガスと六弗化硫黄の混合ガスを用いるプラズマエッ
チング法によりエッチングし前記ポリシリコン膜を露出
させる工程と、露出した前記ポリシリコン膜を不活性ガ
スのプラズマにさらして前記六弗化硫黄のガスを除去し
たのち該不活性ガスと臭素又は塩素を含むガスとの混合
ガスを用いるプラズマエッチング法によりエッチングす
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 不活性ガスはＨｅ，Ｎｅ，Ａｒ，Ｎ2 の
うちの少くとも１種である請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16517192A JPH065556A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16517192A JPH065556A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065556A true JPH065556A (ja) | 1994-01-14 |
Family
ID=15807211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16517192A Withdrawn JPH065556A (ja) | 1992-06-24 | 1992-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065556A (ja) |
-
1992
- 1992-06-24 JP JP16517192A patent/JPH065556A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101691717B1 (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
| US7537998B2 (en) | Method for forming salicide in semiconductor device | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US20050118755A1 (en) | Phosphoric acid free process for polysilicon gate definition | |
| JPH09223686A (ja) | 高融点金属膜のドライエッチング方法 | |
| JPH07235590A (ja) | 半導体装置の製造方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JPH065556A (ja) | 半導体装置の製造方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| TWI851705B (zh) | 以多色選擇性非等向性蝕刻相鄰線的方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JP2002289589A (ja) | エッチング方法 | |
| JPH0982794A (ja) | トレンチ分離形成方法 | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH06275580A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPH05102184A (ja) | レジストによるｌｄｄサイドウオール形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |